[发明专利]混频器电路

权利要求书

1.一种用于将驱动信号供给到混频器电路的驱动器电路，所述驱动器电路包括：

第一电路分支，所述第一电路分支具有第一电路部件和第二电路部件，所述第一电路部件和第二电路部件被布置为分别接收输入信号和偏置信号；

第二电路分支，所述第二电路分支具有第一电路部件和第二电路部件，所述第一电路部件被布置为接收所述输入信号；和

运算放大器，所述运算放大器具有第一输入端和第二输入端，所述第一输入端连接到所述第一电路分支的所述第一电路部件和所述第二电路部件的接合节点，所述第二输入端连接到所述第二电路分支的所述第一电路部件和第二电路部件的接合节点，所述运算放大器被布置为将运算放大器输出信号提供到所述第二电路分支的所述第二电路部件，使得所述第二电路分支的所述接合节点处的电压等于所述第一电路分支的所述接合节点处的电压，所述电压依赖于所述输入信号并提供所述驱动信号。

2.根据权利要求1所述的驱动器电路，其中，所述第一和第二电路分支的所述第一和第二电路部件是串联连接的第一晶体管和第二晶体管。

3.根据权利要求2所述的驱动器电路，其中，所述第一电路分支的所述第一晶体管具有被布置为接收第一输入信号的栅极，并且所述第一电路分支的所述第二晶体管具有被布置为接收所述偏置信号的栅极。

4.根据权利要求2所述的驱动器电路，其中，所述第二电路分支的所述第一晶体管被布置为接收第一输入信号，并且所述第二电路分支的所述第二晶体管被布置为接收所述运算放大器输出信号。

5.根据前述权利要求中任一项所述的驱动器电路，其中，所述运算放大器的所述第一输入端是反相输入端，并且所述运算放大器的所述第二输入端是正相输入端。

6.根据前述权利要求中任一项所述的驱动器电路，其中，所述输入信号是基带输入信号。

7.根据前述权利要求中任一项所述的驱动器电路，其中，所述偏置信号是可变的，以控制所述驱动器电路的线性度。

8.根据前述权利要求中任一项所述的驱动器电路，还包括至少一个进一步的电路分支，所述至少一个进一步的电路分支具有第一电路部件和第二电路部件，所述第一电路部件被布置为接收第一输入信号，并且所述第二电路部件被布置为接收所述运算放大器输出信号。

9.根据权利要求8所述的驱动器电路，其中，所述至少一个进一步的电路分支的所述第一电路部件和所述第二电路部件是串联连接的第一晶体管和第二晶体管。

10.根据权利要求2或9所述的驱动器电路，其中，所述第一晶体管和所述第二晶体管都是NMOS器件。

11.根据权利要求2或9所述的驱动器电路，其中，所述第一晶体管和所述第二晶体管都是PMOS器件。

12.根据权利要求9所述的驱动器电路，其中，所述至少一个进一步的电路分支包括切换装置，用于有选择地给所述至少一个电路分支的所述第一晶体管供给第一输入信号，以藉此通过选择将被提供以所述第一输入信号的进一步的电路分支的数目来控制所述驱动信号的功率水平。

13.根据权利要求12所述的驱动器电路，其中，所述切换装置包括第一开关和第二开关，所述第一开关和所述第二开关被配置为控制所述至少一个电路分支的所述第一晶体管的输入，其中，当所述第一开关被接通时，所述第一晶体管被提供以所述第一输入信号，并且当所述第二开关被接通时，所述第一晶体管被连接到电压源轨，所述第一开关和所述第二开关被布置为使得所述第一开关和所述第二开关中每次只有一个能够被接通。

14.一种用于将输入信号与频率信号混频的CMOS无源混频器电路，所述CMOS无源混频器电路包括多个晶体管，其中所述多个晶体管中的至少一个晶体管被布置为接收从驱动器电路输出的驱动信号，所述驱动器电路包括：

第一电路分支，所述第一电路分支具有第一电路部件和第二电路部件，所述第一电路部件和第二电路部件被布置为分别接收输入信号和偏置信号；

第二电路分支，所述第二电路分支具有第一电路部件和第二电路部件，所述第一电路部件被布置为接收所述输入信号；和

运算放大器，所述运算放大器具有第一输入端和第二输入端，所述第一输入端连接到所述第一电路分支的所述第一电路部件和第二电路部件的接合节点，所述第二输入端连接到所述第二电路分支的所述第一电路部件和第二电路部件的接合节点，所述运算放大器被布置为将运算放大器输出信号提供到所述第二电路分支的所述第二电路部件，使得所述第二电路分支的所述接合节点处的电压等于所述第一电路分支的所述接合节点处的电压，所述电压依赖于所述输入信号并提供所述驱动信号。