[发明专利]具有条件指令的微处理器及其处理方法

权利要求书

1.一种微处理器，具有多个架构条件旗标且执行一架构指令，只有在该架构条件旗标满足该架构指令所特定的一条件，该架构指令指示该微处理器对第一与第二源操作数执行一操作以产生一结果并将该结果写入一目的寄存器，该微处理器包括：

一硬件指令转译器，接收该架构指令并相对应地转译该架构指令为第一与第二微指令；以及

一执行管线，执行由该硬件指令转译器所接收到的该些微指令；

其中，相应于该第一微指令，该执行管线：

对该些源操作数执行该操作以产生该结果；

其中，相应于该第二微指令，该执行管线：

在该些架构条件旗标满足该条件的情况下，将由该第一微指令所产生的该结果写入该目的寄存器；以及

在该些架构条件旗标不满足该条件的情况下，将该目的寄存器当前的值写入该目的寄存器。

2.根据权利要求1所述的微处理器，还包括：

一寄存器文件，将该些源操作数提供给该执行管线以执行该些微指令，其中该寄存器文件被设定为，可同时为该些微指令提供至多二个源操作数；

其中，该架构指令特定该目的寄存器与该寄存器文件中提供该第一与第二源操作数的寄存器，是该寄存器文件中的不同的寄存器。

3.根据权利要求1所述的微处理器，还包括：

其中，该架构指令指示该微处理器勿依据该操作的该结果更新该些架构条件旗标；

其中，相应于该第二微指令，该执行管线：

确认该些架构条件旗标是否满足该条件。

4.根据权利要求1所述的微处理器，还包括：

其中，该架构指令指示该微处理器只在该些架构条件旗标满足该条件的情况下，依据该操作的该结果更新该架构条件旗标；

其中，相应于该第一微指令，该执行管线：

确认该些架构条件旗标是否满足该条件；以及

依据确认结果，向该第二微指令提供一指针。

5.根据权利要求4所述的微处理器，还包括：

一寄存器，具有储存空间以储存该些架构条件旗标以及该指针。

6.根据权利要求5所述的微处理器，其中，该寄存器是被该微处理器的一重命名单元重命名。

7.根据权利要求1所述的微处理器，其中，该架构指令是一ARM ISA条件执行指令。

8.一种微处理器，具有多个架构条件旗标，其中该微处理器执行一架构指令，该架构指令指示该微处理器对一第一源操作数执行一移位操作以产生一第一结果，对该第一结果与一第二源操作数执行一第二操作以产生一第二结果，并且只在该些架构条件旗标满足该架构指令特定的一条件下，将该第二结果写入一目的寄存器，该微处理器包括：

一硬件指令转译器，接收该架构指令并相对应地转译该架构指令为至少第一与第二微指令；以及

一执行管线，执行由该硬件指令转译器接收的该些微指令；

其中，相应于该第一微指令，该执行管线：

对该第一源操作数执行该移位操作以产生该第一结果；

其中，相应于该第二微指令，该执行管线：

在该些架构条件旗标满足该条件的情况下，将该第二结果写入该目的寄存器；以及

在该些架构条件旗标不满足该条件的情况下，将该目的寄存器当前的值写入该目的寄存器。

9.根据权利要求8所述的微处理器，还包括：

一寄存器文件，将该些源操作数提供给该执行管线以执行该些微指令，其中该寄存器文件被设定为，可同时为该些微指令提供至多二个源操作数；

其中，该架构指令特定该目的寄存器与该寄存器文件中提供该第一源操作数的寄存器为该寄存器文件的同一个寄存器；

其中，相应于该第二微指令，该执行管线：

对该第一结果与该第二操作数执行该第二操作以产生该第二结果。

10.根据权利要求8所述的微处理器，还包括：

其中，相应于该第二微指令，该执行管线：

确认该些架构条件旗标是否满足该条件。