[发明专利]双重分支目标缓冲器和分支目标处理系统及处理方法

权利要求书

1.一种双重分支目标缓冲器，其特征在于，包括：第一分支目标缓冲器和第二分支目录缓冲器，所述第一分支目标缓冲器包括多路组相连接结构的第一指令缓存单元，所述第一指令缓存单元用于临时存储预取的指令，每路组包括第一存储器和第二存储器，所述第一存储器用于存储地址标签位，所述第二存储器用于存储所述地址标签位所对应的有条件分支命令目标地址；所述第二分支目标缓冲器包括多路组相连接结构的第二指令缓存单元，所述第二指令缓存单元用于临时存储预取指令，每个路组包括第三存储器和第四存储器，所述第三存储器存储指令地址，所述第四存储器存储指令地址所对应的无条件分支命令目标地址。

2.一种分支目标处理系统，其特征在于，包括：CPU整数单元、双重分支目标缓冲器、分支目标预测单元、加法器、比较器和选择器；

所述CPU整数单元，采用流水线结构，包括指令提取单元和位于所述指令提取单元后续的指令执行单元，所述指令提取单元将提取的指令地址分别传输给双重分支目标缓冲器、加法器和分支目标预测单元，所述指令执行单元的后续单元将执行结果地址分别传输给双重分支目标缓冲器和分支目标预测单元；

所述分支目标预测单元，对分支条件成立与否进行预测，并将结果传输给选择器；

所述加法器，将所述执行指令地址进行处理，得到顺序的下一条指令地址，并将结果传输给选择器；

所述双重分支目标缓冲器，包括：第一分支目标缓冲器和第二分支目录缓冲器，所述第一分支目标缓冲器包括多路组相连接结构的第一指令缓存单元，所述第一指令缓存单元用于临时存储预取的指令，每路组包括第一存储器和第二存储器，所述第一存储器用于存储地址标签位，所述第二存储器用于存储所述地址标签位所对应的有条件分支命令目标地址；所述第二分支目标缓冲器包括多路组相连接结构的第二指令缓存单元，所述第二指令缓存单元用于临时存储预取指令，每个路组包括第三存储器和第四存储器，所述第三存储器存储指令地址，所述第四存储器存储指令地址所对应的无条件分支命令目标地址；

指令地址包括索引位和标签位，所述指令地址的索引位取出对应第一分支目标缓冲器中的标签位传输给比较器，与指令地址的标签位相比较，将结果传输给选择器，同时将所述第一分支目标缓冲器中的标签位对应的目标地址传输给选择器；同时检索所述第三存储器，如果存在相同的指令地址，则取出与指令地址相对应的目标地址传输给选择器；

所述选择器，对上述输入的数据进行选择，将待执行的下一条指令传输给所述CPU整数单元。