[发明专利]半导体存储设备

权利要求书

1.一种半导体存储设备，包括：

存储单元阵列，其包括：在行方向上和在列方向上的多个存储单元，所述存储单元中的每一个包括在可变电阻器的两端上具有电极的可变电阻元件；和限流元件，其被连接至所述可变电阻元件的一端上的所述电极，其中由于在两端之间的电应力的施加而导致通过两端之间的电阻特性所指定的所述可变电阻元件的电阻状态在两个或更多个不同的电阻状态之间变化，并且在所述变化之后的所述电阻状态之一被用于存储信息；以及

控制电路，其控制：

编码动作，其中对多个信息位执行错误校正编码，以便生成具有比所述多个信息位的位长度更长的位长度的编码数据；

第一写入动作，其中具有第一极性的写入电压脉冲被施加到在与所述编码数据的第一逻辑值的位相对应的所选择的存储单元中的可变电阻元件的两端处的电极，以便将所述可变电阻元件改变到第一电阻状态；

第二写入动作，其中具有与所述第一极性相反的第二极性的写入电压脉冲被施加到在与所述编码数据的第二逻辑值的位相对应的所选择的存储单元中的可变电阻元件的两端处的电极，以便将所述可变电阻元件改变到第二电阻状态；

读取动作，其中具有所述第一极性的读取电压脉冲被施加到在与所述编码数据相对应的多个所选择的存储单元中的可变电阻元件的两端处的电极，以便读取所选择的存储单元的电阻状态作为编码数据；以及

解码动作，其中检测并且校正通过所述读取动作所读取的所述编码数据中的错误，并且对所述编码数据进行解码，其中，

当检测到所述解码动作中读取到的所述编码数据中的错误时，所述控制电路控制校正动作，其中选择与所述错误的错误位置相对应的存储单元，并且对与所述错误位置相对应的所有存储单元、对在所述存储单元阵列中存储的所述编码数据执行所述第二写入动作。

2.根据权利要求1所述的半导体存储设备，其中

在所述校正动作期间，在执行所述第二写入动作之前，对与所述错误位置相对应的所有存储单元执行所述第一写入动作。

3.根据权利要求1所述的半导体存储设备，其中

当检测到所述解码动作中读取到的编码数据中的错误时，所述控制电路控制读取/输出动作的执行，其中与错误位置相对应的所有存储单元的可变电阻元件的电阻状态被设置为第二电阻状态，并且与所述校正动作的执行并行地输出错误校正之后的解码数据。

4.根据权利要求3所述的半导体存储设备，其中

以等于所述校正动作中的所述第二写入动作的动作周期来开始所述读取/输出动作的执行。

5.根据权利要求2所述的半导体存储设备，其中

当检测到所述解码动作中读取到的所述编码数据中的错误时，所述控制电路控制读取/输出动作的执行，其中与错误位置相对应的所有存储单元的可变电阻元件的电阻状态被设置为所述第二电阻状态，并且输出错误校正之后的解码数据，以及

以等于所述校正动作中的所述第一写入动作的动作周期来开始所述读取/输出动作的执行。

6.根据权利要求1至5中任一项所述的半导体存储设备，其中

所述存储单元阵列被划分为多个存储体，并且

所述控制电路采用下述动作周期来控制所述校正动作和所述读取/输出动作的执行，在该动作周期中，在执行期间、或与对两个不同的存储体之一中的存储单元执行所述校正动作的开始同时地开始对另一存储体中的存储单元执行所述读取动作；或采用下述动作周期来控制所述校正动作和所述读取/输出动作的执行，在该动作周期中，在所述执行期间、或与对所述存储体之一中的存储单元执行所述校正动作的结束同时地结束对另一存储体中的存储单元执行所述读取动作。

7.根据权利要求1至5中任一项所述的半导体存储设备，其中

所述控制电路控制编码数据写入动作，其中对多个选择的存储单元中的每一个执行所述第一写入动作和所述第二写入动作中的一个，以便将所述编码数据写入到所选择的存储单元；并且

当在所述编码数据写入动作之后立即对所述多个选择的存储单元执行所述读取动作、并且在后续解码动作中读取到的编码数据中检测到错误时，

所述控制电路控制第二校正动作，其中对于与所述错误位置相对应的所述存储单元中的每一个而言，当所述存储单元中的每一个的可变电阻元件的电阻状态是所述第一电阻状态时，执行所述第二写入动作，以及当所述存储单元中的每一个的可变电阻元件的电阻状态是所述第二电阻状态时，执行所述第一写入动作。

8.根据权利要求1至5中任一项所述的半导体存储设备，其中

所述可变电阻器包含包括Al、Hf、Ni、Co、Ta、Zr、W、Ti、Cu、V、Zn以及Nb的金属中的至少一种的氧化物或氮化氧化物。