[发明专利]鳍形场效应晶体管制造方法

说明书

技术领域

本发明涉及一种鳍形场效应晶体管制造方法，特别是涉及一种同时形成硅衬底和栅极鳍形结构的鳍形场效应晶体管制造方法。

背景技术

光刻与相关纳米线条图形化技术是实现主流CMOS技术持续尺寸缩小的关键与基础。随着关键线条尺寸缩减到亚32纳米以下，传统光刻与图形化技术面临重大挑战。

现有的投影曝光/光刻系统中，两个像点能够被分辨的最小间隔(分辨率)δy＝k1*λ/NA，其中k1为比例因子，λ为曝光波长，NA为数值孔径。因此现有的提高光刻分辨率的基本方法有，(1)减少曝光波长λ，即从193纳米波长DUV转到更小波长的EUV；(2)提高数值孔径NA，改进光路，浸润式曝光等；(3)减少k1值，采用相移掩膜(PSM)、离轴照明(OAI)、光学邻近校正(OPC)等技术。

然而，光刻线条逐渐变细后，非规整图形例如拐角线常常产生断条、集聚现象，所以现在45纳米以下关键尺寸曝光采用两次曝光技术(Double Patterning Lithography，DPL)，同时需要可制造性设计(Design for Manufacturability，DFM)配合，即要求电路采用规整设计。具体地，例如在衬底上的硬掩膜层上涂覆第一光刻胶并曝光显影形成方向和长度相同的第一光刻胶图形，并刻蚀硬掩膜层将图形转移到硬掩膜层上形成第一硬掩膜层图形，由于方向和长度都相同，因此可以提高极限分辨率。然后涂覆第二光刻胶并曝光显影形成第二光刻胶图形，仅露出部分的第一硬掩膜层图形，刻蚀露出的第一硬掩膜层图形以去除不需要连接的部分，形成第二硬掩膜层图形，并且最终以第二硬掩膜层图形为掩膜刻蚀衬底或下层结构，形成最终的精细线条。该技术图形少、通常为负版并且极限分辨率要求不高，因此DPL可以曝光出更高分辨率的线条。

另一方面，在纳米尺寸鳍形场效应晶体管(FinFET)中除了栅极(Gate)是关键尺寸，硅Fin同样是关键尺寸，需要分别做DPL实现各自纳米图形，也即利用DPL技术形成栅极之后，还要额外再利用一次DPL技术形成硅Fin，需要至少两次硬掩膜光刻/刻蚀，以及相应的至少四次光刻胶曝光、显影，因此带来较多的工艺成本。同时首先形成的硅Fi n图形的不均匀布局导致随后的Gate在利用DPL光刻图形化的复杂度增加，出现极端复杂情况。

发明内容

由上所述，本发明的目的在于利用一次集中DPL的切割线(cut line)实现FinFET硅Fin与Gate的同时形成，提高均匀度，减低工艺难度与成本。

为此，本发明提供了一种鳍形场效应晶体管制造方法，包括步骤：在衬底上形成多个第一鳍形结构，沿平行于衬底的第一方向延伸；在衬底上形成多个第二鳍形结构，沿平行于衬底的第二方向延伸，其中第二方向与第一方向相交；选择性去除第二鳍形结构的一部分，形成多个栅极线条；选择性去除第一鳍形结构的一部分，形成多个衬底线条。

其中，在衬底上形成多个第一鳍形结构的步骤进一步包括：提供衬底并形成有源区；在有源区上形成沿第一方向延伸的多个光刻胶图形；以光刻胶图形为掩膜，刻蚀有源区，形成突起的多个第一鳍形结构、以及第一鳍形结构之间的下凹部分；沉积氧化物，填充下凹部分，形成浅沟槽隔离。

其中，在衬底上形成多个第二鳍形结构的步骤进一步包括：在整个衬底上覆盖栅极材料和硬掩膜；在硬掩膜上形成沿第二方向延伸的多个光刻胶图形；以光刻胶图形为掩膜，刻蚀去除暴露的硬掩膜，暴露出下方的栅极材料；继续刻蚀暴露的栅极材料，直至露出第一鳍形结构；去除光刻胶图形，得到沿第二方向延伸的第二鳍形结构。

其中，形成栅极线条的步骤进一步包括：在整个衬底上形成光刻胶并且曝光显影，暴露出的多个矩形窗口区域内包含了部分的第二鳍形结构、第二鳍形结构下方的部分第一鳍形结构；选择性刻蚀，去除部分第二鳍形结构，在暴露的矩形窗口区域内留下第一鳍形结构；去除光刻胶，留下栅极线条，用作器件的栅极。

其中，形成衬底线条的步骤进一步包括：在整个衬底上形成光刻胶并曝光显影，暴露出的多个矩形窗口区域内包含了部分的第一鳍形结构；选择性刻蚀，去除部分第一鳍形结构；去除光刻胶，留下衬底线条，用作器件的源漏区、沟道区。

其中，衬底线条包括Si。

其中，栅极线条包括多晶硅、非晶硅、微晶硅。

其中，栅极线条包括金属、金属合金、金属氮化物。