[发明专利]运算核心及其指令管理方法

说明书

技术领域

本发明涉及指令管理技术领域，尤其是一种运算核心的指令管理方法和运算核心。

背景技术

在通用处理器中，通常采用分级的指令存储结构，也就是，指令存储在不同级别的存储介质中。运算核心(处理器的组成器件，每个运算核心可以看成是一个小的处理器)在执行时从本地存储器中获得指令，由于运算核心本地的存储器容量有限，容易产生取指失败的情况，也就是说，若运算核心中未存储将要执行的指令，运算核心需要从上一级指令存储器获得指令后才能继续执行，取指失败也称为指令脱靶。在采用分级的指令存储结构情况下，从上一级指令存储器中获得指令会耗费大量的时间，若频繁的发生取指失败，会增加指令传输的耗时，降低运算核心的工作效率。

多核、众核处理器中，单硅片上集成多个运算核心。由于运算核心数量多，每个运算核心内的指令存储器容量小，对共享的上一级指令存储器的取指竞争冲突会增多，运算核心间的取指竞争问题逐渐凸显出来。尤其当单硅片上的运算核心数增加到几十、几百个时，传统的取指处理方式使运算核心取指延迟的情况明显增加。同时，取指竞争还会导致通信网络拥塞，这会成为制约运算核心的性能和适应面的瓶颈。

目前处理器中比较常用的指令处理技术包括SIMD(Single Instruction Multiple Data，单指令多数据流)技术和SPMD(Single Programe Multiple Data，单程序多数据流)技术。

多核处理器中采用的SIMD、SPMD等技术统一指令需求，这在一定程度上能够降低指令需求。

在多核处理器中采用SIMD技术，主要是指多个运算核心(或运算核心内的多条流水线)共享同一个指令发射站台，同步执行相同的指令，但运算核心处理的数据各不相同。

在多核处理器中采用SPMD技术，主要是指每个运算核心执行相同的程序代码，每个运算核心执行的程序相同，但处理的数据各不相同。

SIMD技术的优势是要求每个运算核心共享指令发射单元，每条指令都同步执行，这防止了取指竞争，能够减轻多核心聚集的取指操作对通信网络的拥塞。

SPMD技术的优势是放宽了对运算核心间的同步要求，将各运算核心间的同步粒度提高到独立的程序级，在程序范围内各运算核心能够自主执行。

以上这些技术从减少取指操作源头、减少程序代码种类的角度，都能在一定程度上降低取指冲突和减小取指延迟。

但是SIMD技术要求每个运算核心的每条指令都要同步执行，运算核心的资源通常难以得到充分利用，无法发挥所有运算核心的计算能力，限制了该技术的适用范围。

多核、众核处理器中，随着运算核心数量增长，运算核心内的存储器容量小，如果SPMD程序量大于运算核心内的存储器容量，取指脱靶还是会导致频繁的取指操作，引起取指操作冲突加剧，通信网络拥塞严重，运算核心的取指等待时间较长，对发挥运算核心的计算效率有较大影响。因此，在多核、众核处理器中，运算核心内的存储器容量限制了SPMD技术的适用范围。

公开号为CN 1466716A的中国专利中的方法只可以为一个处理器提供指令预取服务，不适于多核、众核处理器的处理器结构。另一方面，该专利中用于预取指令的方法，对每个计算核心需要额外的辅助处理器，用于执行程序的简化版本，硬件开销较大。

如何有效减少运算核心的指令脱靶和等待延迟，提高运算核心的计算效率成为目前亟待解决的问题之一。

发明内容

本发明解决的问题是如何有效减少运算核心的指令脱靶和等待延迟，提高运算核心的计算效率。

为解决上述问题，本发明提供了一种运算核心的指令管理方法，包括：

接收并储存指令块的指令，所述指令块为预送的；

运行所述存储的指令块的指令。

为解决上述问题，本发明还提供了一种运算核心，包括：

指令存储单元，用以接收并储存指令块的指令，所述指令块为预送的；

运算单元，用以运行所述指令存储单元储存的指令。

与现有技术相比，本发明具有以下优点：

采用软硬件相结合的方法，软件根据程序的执行轨迹，将指令代码划分为一系列指令块序列，软件保证每个运算核心指令的指令块轨迹一致。硬件按照软件划分出来的指令块序列信息，将运算核心所需指令送入运算核心的指令存储器中。由于程序指令轨迹提前可知，可以在运算核心真正执行指令之前，将指令主动提前载入运算核心的存储器中。