[发明专利]一种系统中数据的实时采集压缩存储方法

说明书

技术领域

  本发明涉及数据压缩存储技术，具体为一种系统中数据的实时采集压缩存储方法。该压缩存储方法主要适用于对复杂的数字类信息的采集分析，尤其是在对小概率事件的排查，主要应用于具有高可靠性要求的安全领域。

背景技术

 随着电子系统的复杂化，系统间的通信是必不可少的，尤其是数字类总线的大量使用。在调试阶段可能会出现一些小概率故障，而这些故障将给设计人员和使用人员带来极大的麻烦。为使小概率故障可以很快的被定位出来，从而使问题得到有效的解决，需要有一种方便可靠的记录手段，用于分析故障时刻的有关数据和系统工作情况。传统的故障排查方法是先通过现象逐个排除，在整个过程中需要大量的实验来定位，但在系统庞大或故障现象不明朗的情况下，其故障排查过程将是一个很耗费时间和精力的工作，远不能满足实际工作效率的要求。

传统的高速采集压缩存储系统由于采样速率高，提高了单位时间内的采样点数，但同时带来的问题也很多，如：需要处理的数据量巨大，传输数据的带宽宽，存储占用空间大和采用有损压缩来提高数据压缩比等。面对这些问题，只能要求系统达到一种适度的平衡，因此也限制了采样速率的再度提高。

发明内容

针对现有技术的不足，本发明拟解决的技术问题是，提供一种系统中数据的实时采集压缩存储方法，该方法针对数字类总线信号采集过程，旨在解决数字类总线系统的通信记录过程中，仍能提供足够的信息量，以恢复一段时间过程中各总线的数据信息（时序图方式），具有压缩比大，存储量高，实时压缩速度快，解压缩简单等特点。

本发明解决所述技术问题的技术解决方案是：设计一种系统中数据的实时采集压缩存储方法，该实时采集压缩存储方法采用下述电路来实现：依次电连接的信号调理电路、模/数转换器、数据缓存逻辑、存储器控制器和外部存储器；其特征在于在模/数转换器与数据缓存逻辑之间电连接有实时压缩逻辑，所述实时压缩逻辑分别与秒脉冲接收器和控制信号电连接，且实时压缩逻辑与数据缓存逻辑和存储器控制器全部通过门阵列逻辑实现。

与现有技术相比，本发明方法针对数字类总线信号采集过程，针对性强，压缩比大，便于存储和传输，也节省了大量的存储空间，克服了现有技术存储容量不足和采集时间段有限的问题，并具有无损性和实时性好，解压缩简单，工作可靠，适用性强等特点。

附图说明

图1是本发明系统中数据的实时采集压缩存储方法一种实施例的整体电气原理框图。

图2是本发明系统中数据的实时采集压缩存储方法一种实施例的实时压缩部分可编程器件控制流程图。

具体实施方式

下面结合实施例及其附图对本发明进一步详细说明。

本发明设计的系统中数据的实时采集压缩存储方法（简称方法，参见图1、2），该实时采集压缩存储方法采用下述电路来实现：依次电连接的信号调理电路1、模/数转换器2、数据缓存逻辑6、存储器控制器7和外部存储器8；其特征在于在模/数转换器2与数据缓存逻辑6之间电连接有实时压缩逻辑5，所述实时压缩逻辑5分别与秒脉冲接收器3和控制信号4电连接，且实时压缩逻辑5与数据缓存逻辑6和存储器控制器7全部通过门阵列逻辑实现。

本发明方法所述的信号调理电路1、模/数转换器2、秒脉冲接收器3、控制信号4和外部存储器8本身都为现有成熟电路，为整个采集压缩存储过程提供保障；所述的数据缓存逻辑6和存储器控制器7与其它采集系统原理相类似，本身也属于现有设计；所述实时压缩逻辑5为本发明创新设计。所述实时压缩逻辑5、数据缓存逻辑6和存储器控制器7全部通过门阵列逻辑实现。

本发明实时采集压缩存储方法是一种针对性强，压缩比高的数据处理方法。所述的外部信号必须为数字信号，经过信号调理电路1输出的信号为比较稳定的数字信号，经模/数转换器2转换的数值也比较稳定的（当没有数据变化的时候，采样数值跳变不会大于1个7位精度的位值）。由于是对数字信号进行采集，只关心电平逻辑的高低，对信号电平值的精度并没有很高要求，7位的采样精度128个电平值完全可以满足对数字信号的分析要求。

本发明方法所述的信号调理电路1适应外部输入信号的电压范围比较宽，为-15V-+15V，可以通过的信号频率范围为0-10MHz。经过信号调理电路1后的输出信号为下一级模/数转换器2可识别的信号，保证了系统的输入范围。

本发明方法所述的模/数转换器2为40MHz采样速率，满足8位有效精度的模/数转换要求，提供了便于压缩的有效数据，以供给后级的实时压缩逻辑5处理。