[发明专利]一种调整前金属电介层应力的方法

说明书

技术领域

本发明涉及一种金属前金属介质填充工艺，尤其涉及一种调节前金属介电层应力、提高半导体器件整体性能的方法。

背景技术

随着集成电路特征线宽缩小到90nm以下，通过栅极厚度、栅极介电常数及结深提高器件性能已经不能满足工艺的要求。通过应变硅技术来提高载流子迁移率早在1950年就得到共识，其原理是通过压应力或张应力改变硅晶格结构来改变能带结构，以提高载流子速度。伴随氮化硅在栅极机构上施加的高应力，MOS器件的载流子迁移率可以得到很大的提高，目前，90nm技术已经有应变硅技术的应用，而且已经证明在超浅结中，能够提高晶体管驱动电流90%以上，浅沟槽隔离（STI）、氧化物/氮化物侧间隙壁（Oxide/Nitride Spacer）和外延应变硅锗技术（Epitaxial Si/Ge）已被业界公认为应变硅技术中的有效工艺。

对半导体产业而言，应变硅工程的应用是一项巨大的突破，而高应力氮化硅作为金属前绝缘体的刻蚀停止层也越来受到业界的认可，它能在65nm以下线宽的工艺中显著的提高逻辑器件运算速度，从而被广泛运用。

随着65nm推广以及45nm技术的要求，集成工艺对绝缘体层有了更高的要求。HARP（高深宽比工艺，high aspect ratio process）工艺有着优于HDPCVD（高密度等离子体化学气相沉积）工艺的填充能力，在65nm节点开始，在金属前介质填充工艺中得到应用，但是HARP工艺沉积的薄膜应力为张应力（约200MPa），虽然张应力对NMOS器件有利，可提高器件的速度，但是对于PMOS有负面的影响，会降低PMOS的性能。

为了解决应力的影响，现有技术一般在PMOS和NMOS器件上方分别沉积压应力层和张应力层，过程非常繁琐，尤其是器件尺寸也来越小的情况下，这种方法已不能满足半导体器件生产的需要。

发明内容

本发明所要解决的是现有HARP工艺对PMOS有负面影响、会降低PMOS器件性能的问题。

本发明的目的是提供一种调整前金属介电层应力的方法，以及一种半导体器件的制备方法。

本发明的第一个方面是提供一种调整前金属介电层应力的方法，步骤包括：

步骤1，提供衬底，衬底上含有NMOS器件和PMOS器件，在NMOS器件和PMOS器件之间被浅沟槽隔离；在衬底的上方沉积有通孔刻蚀停止层；

步骤2，通过HARP工艺在所述通孔刻蚀停止层上填充前金属介电层；

步骤3，将NMOS器件上方的前金属电介层进行覆盖，露出PMOS器件上方的前金属介电层，对露出的PMOS器件上方的前金属介电层进行紫外光照射；

步骤4，去除NMOS器件上方的覆盖物。

其中，所述通孔刻蚀停止层材质一般为SiN，但也可以是其它可用的介质材料。所述前金属介电层材质可以是SiO₂、SiN、或掺杂二氧化硅，如磷硅玻璃、硼硅玻璃等。

根据本发明的一种优选实施例，其中，采用光刻胶对NMOS上方的前金属介电层进行覆盖。

本发明的第二个方面是提供一种制备半导体器件的方法，步骤包括：

步骤1，在衬底上形成NMOS器件和PMOS器件，在NMOS器件和PMOS器件之间形成浅沟槽隔离结构；在衬底的上方沉积通孔刻蚀停止层；

步骤2，通过HARP工艺在所述通孔刻蚀停止层上填充前金属介电层；

步骤3，将NMOS器件上方的前金属电介层进行覆盖，露出PMOS器件上方的前金属介电层，对露出的PMOS器件上方的前金属介电层进行紫外光照射；

步骤4，去除NMOS器件上方的覆盖物。

其中，所述通孔刻蚀停止层材质一般为SiN，但也可以是其它可用的介质材料。所述前金属介电层材质可以是SiO₂、SiN、或掺杂二氧化硅，如磷硅玻璃、硼硅玻璃等。

根据本发明的一种优选实施例，其中，采用光刻胶对NMOS上方的前金属介电层进行覆盖。

本发明的第三个方面是提供一种上述任意方法制备的半导体器件。

本发明在完成前金属介质填充后，对PMOS区域进行紫外光照射，将张应力HARP薄膜中的Si-H键、Si-O键、O-H键等化学键进行重新组合，导致薄膜组分的改变，变成一层压应力薄膜，从而避免了高张应力对PMOS器件性能的降低，甚至提高了PMOS器件的速度和性能。

附图说明

图1为本发明实施例中填充前金属介电层后器件结构示意图；

图2为图1所述实施例中紫外光照示意图；