[发明专利]一种提高静态随机存储器读出冗余度的方法

说明书

技术领域

本发明涉及微电子领域，尤其涉及一种提高静态随机存储器读出冗余度的方法。

背景技术

静态随机存储器（SRAM）作为半导体存储器中的一类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。

如图1中所示，图1是一个90纳米以下的通常的SRAM单元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次。图中区域1所标示出来的为控制管（Pass Gate），该器件为一NMOS器件，区域21所标示出来的为下拉管（Pull Down MOS），该器件同样为一NMOS器件，区域22所标示出来的为上拉管（Pull Up MOS），该器件为一PMOS器件。

读出冗余度是衡量SRAM单元读出性能的一个重要参数，图2是一个SRAM器件在读取时的工作示意图，如图2所示，包括控制管1，下拉管21，上拉管22，假设第一节点31存储数据为高电位（即存储数据为“1”），而相应地，第二节点32存储数据为低电位（即存储数据为“0”），在读取动作前，位线41和位线42会被预充电到高电位，读取动作开始时，字线43打开，由于第一节点31存储的数据为高电位，所以位线41上的电压保持不变，而由于第二节点32存储的数据为低电位，位线42上的电压会被向下拉，通过感知位线41和位线42上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM单元中原先存储的数据。当字线43打开后，位线42上的电压被下拉的同时，第二节点32的电位也会同时被拉升到一个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所决定的，即可理解为下拉管和控制管的等效电阻的比例所决定的。为了不改变SRAM单元中原先存储的数据，第二节点32的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求。增大控制管的等效电阻，可以降低第二节点32的中间电位，从而增加SRAM单元的读出冗余度。

随着工艺代的进步，特别是在45纳米以下工艺代中，在NMOS器件制备工艺过程中，会采用源漏碳注入工艺，在NMOS源漏中形成碳化硅晶格结构，由于碳原子体积要小于硅原子，因此可以在NMOS器件的沟道中产生张应力，该张应力可以提高电子迁移率，从而提高NMOS器件的性能，具体工艺流程，如图3中所示：

提供一包括NMOS晶体管5、PMOS晶体管6以及控制管7的半导体器件，在所述半导体器件表面形成侧墙81之后，在所述半导体器件的表面涂覆一层光刻胶82，光刻胶82覆盖在PMOS晶体管6的表面，完成效果如图3a所示；

如图3b所示，对NMOS晶体管5和控制管7进行源漏碳注入工艺，蚀刻去除光刻胶82，并对所述半导体器件进行源漏退火，在NMOS晶体管源漏中形成碳化硅晶格结构9。由于碳原子体积要小于硅原子，因此可以在NMOS器件的沟道中产生张应力，该张应力可以提高电子迁移率，从而提高NMOS器件的性能。这样的应力效果，对提高NMOS器件电子迁移率有益，而对PMOS器件的空穴迁移率有负面作用。

然而，在传统的源漏碳注入工艺中，由于控制管是NMOS晶体管，因而，在注入工艺中，同样也对控制管进行了源漏碳注入，从而减小了控制管的等效电阻，影响了随机存储器的读出冗余度。

发明内容

针对上述存在的问题，本发明的目的是提供一种提高静态随机存储器读出冗余度的方法。在静态随机存储器制备工艺过程中，通过移除控制管（Pass Gate）源漏端碳注入工艺，使得控制管在沟道方向上的张应力减弱，降低了控制管器件的载流子迁移率，增大了控制管的等效电阻，提高了随机存储器读出冗余度。

本发明的目的是通过下述技术方案实现的：

一种提高静态随机存储器读出冗余度的方法，其中，包括下列步骤：

提供一包括NMOS晶体管、PMOS晶体管和控制管的半导体衬底；

在所述PMOS晶体管和所述控制管的表面覆盖一层光刻胶；

对所述NMOS晶体管进行源漏碳注入工艺；

对所述半导体衬底的源极和漏极进行退火工艺处理。

上述的提高随机存储器读出冗余度的方法，其中，在提供一包括NMOS晶体管、PMOS晶体管和控制管的半导体衬底的步骤中，包括以下步骤：

在硅衬底进行浅槽隔离工艺，制作浅槽隔离；

在硅衬底上注入阱离子，形成阱底；

在硅衬底上制作多晶硅栅、并在栅极两侧形成侧墙。

上述的提高静态随机存储器读出冗余度的方法，其中，所述控制管为NMOS晶体管。