[发明专利]数据发送、接收装置、用于数据传输的系统和方法

说明书

技术领域

本发明属于集成电路设计领域，尤其涉及一种用于数据发送、接收装置、用于数据传输的系统和方法。

背景技术

在芯片设计的过程中，将一个SoC系统分配到多块FPGA芯片中实现时，FPGA芯片之间通常需要相互传输数据，传统的芯片或模块之间传输数据的实现方案如图1所示，芯片A的核心逻辑单元与芯片B的核心逻辑单元直接通过多条数据线进互联，从而需要利用对应多条数据线进行数据传输。但是实际上数据线的数目是有限的，当需要传输数据的数据线的数目大于FPGA芯片之间实际可用的数据线的数目时，就无法通过直接互联来实现数据传输。

并且在芯片内部，当经过布局后相隔较远的两个模块间有大量互联的数据线时，如果数据线的数目过多，通常难以进行布线操作，或者这些连接可能会导致占用过多的连线空间资源。

发明内容

有鉴于此，本发明的一个目的是提供一种用于数据发送装置、数据接收装置、用于数据传输的系统和方法，以满足用较少数目的数据线来传输相对更多数据线上的数据的需求，同时兼顾时序容易收敛。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

本发明的一个目的是提供一种数据发送装置，包括：

发送计数单元，用于生成计数器同步信号并通过第一数据线发送给接收端，以用于将接收计数器进行同步复位或计数；并生成用于控制第一选择器的第一控制信号，以控制数据发送单元发送数据；和，

所述数据发送单元，用于生成多路待发送数据，并根据所述第一控制信号输出其中一路数据，通过第二数据线发送给接收端。

在一些可选的实施例中，所述发送计数单元包括：

发送计数器模块，用于自动进行周期性计数，并产生第一计数值；

第一控制信号产生模块，用于根据所述第一计数值，生成周期性脉冲的所述计数器同步信号；还用于根据所述第一计数值，生成所述第一控制信号，作为所述多路选择模块的控制信号；和，

第一寄存模块，用于将所述计数器同步信号进行寄存，并通过所述第一数据线发送给接收端。

在一些可选的实施例中，所述数据发送单元包括：

第一主处理模块，用于生成多路待发送数据；

多路选择模块，用于根据所述第一控制信号将多路数据进行选择复用并输出一路复用后数据；和，

第二寄存模块，用于将该路所述复用后数据进行寄存，并通过所述第二数据线发送给接收端。

在一些可选的实施例中，所述第二寄存模块包括一个或多个寄存器；当所述第二寄存模块包括多个寄存器时，所述多个寄存器至少分为两级。

在一些可选的实施例中，所述发送计数器模块的计数值与所述多路选择模块的控制关系是一一对应的。

本发明的另一个目的是提供一种数据接收装置，包括：

接收计数单元，用于接收发送端从第一数据线发送的计数器同步信号后进行复位或计数，并生成第二控制信号，以控制数据接收单元接收数据；和，

所述数据接收单元，用于接收发送端从第二数据线发送的一路数据并还原为多路数据后进行处理。

在一些可选的实施例中，所述接收计数单元包括：

第三寄存模块，用于将从第一数据线上接收到的所述计数器同步信号进行寄存后输出接收端计数同步信号，该信号用于同步复位接收计数器模块；

所述接收计数器模块，用于根据所述接收端计数同步信号进行同步复位，或，进行计数并产生第二计数值；和，

第二控制信号产生模块，用于根据所述第二计数值，生成所述第二控制信号，作为选择并寄存模块的控制信号。

在一些可选的实施例中，当所述接收端计数器同步信号为有效时，所述接收计数器模块的计算值清零；

当所述接收端计数器同步信号为无效时，所述接收计数器模块的计数值进行加法计数。

在一些可选的实施例中，所述数据接收单元包括：

第四寄存模块，用于从第二数据线上接收发送端发送的一路数据，并将其进行寄存；

选择并寄存模块，用于根据所述第二控制信号将寄存后的一路数据还原成多路数据，再将还原后的所述多路数据分别进行寄存；和，

第二主处理模块，用于将还原并寄存后的多路数据进行处理。

在一些可选的实施例中，所述选择并寄存模块包括多个二路选择器和多个寄存器。