[发明专利]低温度系数带隙电压基准电路

权利要求书

1.一种低温度系数带隙电压基准电路，其特征在于，包括：第一电流源、第二电流源、电阻R2、电阻R3和非线性温度感应单元；

第一电流源输出的电流与绝对温度成正比；第二电流源输出的电流与绝对温度成反比；

第一电流源的一端与电源连接，另一端与输出端口连接；

第二电流源与第一电流源并联在一起；

电阻R2的一端与非线性温度感应单元的反相输入端连接，另一端接地；

电阻R3的一端与输出端口连接，另一端与非线性温度感应单元的反相输入端连接；

非线性温度感应单元的同相输入端与晶体三极管基极-发射极两端电压连接，输出端与输出端口连接。

2.根据权利要求1所述的低温度系数带隙电压基准电路，其特征在于，所述非线性温度感应单元中包括：第三电流源，P型金属氧化物半导体PMOS管PMA和PMB，N型金属氧化物半导体NMOS管NMA、NMB和NM1；

第三电流源的一端与电源连接，另一端与PMA的源极连接；

PMA的栅极与电阻R2和R3的连接点连接，PMA的漏极与NMA的漏极连接；

PMB的源极与PMA的源极连接，PMB的栅极与晶体三极管基极-发射极两端电压连接，PMB的漏极与NMB的漏极连接；

NMA的源极接地，NMA的栅极与NMA的漏极连接；

NMB的源极接地，NMB的栅极与NMB的漏极连接；

NM1的源极接地，NM1的栅极与NMA的栅极连接，NM1的漏极与输出端口连接。

3.根据权利要求1所述的低温度系数带隙电压基准电路，其特征在于，所述第一电流源和第二电流源中包括：晶体三极管Q0和Q1，电阻R0、R1和R4，PMOS管PM1、PM2和PM3，运算放大器OP1；

PM1的源极与电源连接，PM1的栅极与PM2的栅极连接，PM1的漏极与OP1的反相输入端连接；

PM2的源极与电源连接，PM2的漏极与OP1的同相输入端连接；

PM3的源极与电源连接，PM3的栅极与PM1的栅极连接，PM3的漏极与输出端口连接；

OP1的输出端与PM 1的栅极连接；

R0的一端与PM2的漏极连接，另一端与Q0的发射极连接；

R1的一端与PM 1的漏极连接，另一端接地；

R4的一端与PM2的漏极连接，另一端接地；

Q0的基极接地，集电极接地；

Q1的基极接地，集电极接地，发射极与PM1的漏极连接。

4.根据权利要求2所述的低温度系数带隙电压基准电路，其特征在于，所述第三电流源是一PMOS管PM4；

PM4的源极与电源连接，PM4的栅极与PM 1的栅极连接，PM4的漏极与PMA的源极连接。

5.根据权利要求2所述的低温度系数带隙电压基准电路，其特征在于，还包括：启动电路，该启动电路的一端与电源连接，另一端与PM1的漏极连接。

6.根据权利要求5所述的低温度系数带隙电压基准电路，其特征在于，所述运算放大器OP1中包括：PMOS管PM5、PM6和PM7，NMOS管NM2、NM3、NM4和NM5；

PM5的源极与电源连接，PM5的栅极与PM6的栅极连接，PM5的漏极与PM1的栅极连接；

PM6的源极与电源连接，PM6的栅极与PM6的漏极连接，PM6的漏极与NM5的漏极连接；

PM7的源极与电源连接，PM7的栅极与PM1的栅极连接，PM7的漏极与NM3的漏极连接；

NM2的源极接地，NM2的栅极与NM3的栅极连接，NM2的漏极与NM4的源极连接；

NM3的源极接地，NM3的栅极与NM3的漏极连接；

NM4的栅极与PM1的漏极连接，NM4的漏极与PM1的栅极连接；

NM5的源极与NM2的漏极连接，NM5的栅极与PM2的漏极连接。

7.根据权利要求6所述的低温度系数带隙电压基准电路，其特征在于，Q1和Q0的发射结面积之比为1∶N，其中，N为正整数。

8.根据权利要求1至7中任一项所述的低温度系数带隙电压基准电路，其特征在于，该基准电路使用CMOS工艺实现。