[发明专利]顶栅型N-TFT、阵列基板及其制备方法和显示装置

权利要求书

1.一种顶栅型N-TFT，其特征在于，包括微掺杂N-TFT沟道区，所述顶栅型N-TFT的栅极厚度和栅绝缘层的厚度使得栅极和栅绝缘层能够在进行掺杂工艺得到N-TFT轻掺杂区的同时阻挡部分掺杂离子从而得到微掺杂N-TFT沟道区。

2.如权利要求1所述的顶栅型N-TFT，其特征在于，所述顶栅型N-TFT的栅极的材料为铝、钕或铝钕合金，所述顶栅型N-TFT的厚度为30～50nm。

3.如权利要求1所述的顶栅型N-TFT，其特征在于，所述栅极绝缘层材料为SiNx层、SiO₂层或SiNx与SiO₂形成的复合层，所述栅极绝缘层的厚度为10～100nm。

4.一种阵列基板，其特征在于，包括如权利要求1～3任一所述的顶栅型N-TFT。

5.如权利要求4所述的阵列基板，其特征在于，还包括顶栅型P-TFT，所述P-TFT的栅极的厚度大于所述N-TFT栅极的厚度。

6.如权利要求4所述的阵列基板，其特征在于，还包括顶栅型P-TFT，所述顶栅型P-TFT的栅极的厚度与所述N-TFT栅极的厚度相同。

7.一种显示装置，其特征在于，包括如权利要求4～6任一所述的阵列基板。

8.一种顶栅型N-TFT的制备方法，其特征在于，包括如下步骤：

S1、形成N-TFT重掺杂区；

S2、形成栅绝缘层、栅极，然后采用掺杂工艺形成N-TFT轻掺杂区和微掺杂的沟道区，其中，栅极厚度和栅绝缘层的厚度使得能够在进行掺杂工艺得到N-TFT轻掺杂区的同时阻挡部分掺杂离子进入N-TFT沟道区，从而得到微掺杂的N-TFT沟道区。

9.如权利要求8所述的顶栅型N-TFT的制备方法，其特征在于，还包括：

S3、形成层间绝缘层；

S4、形成源漏电极。

10.一种阵列基板的制备方法，其特征在于，包括如权利要8～9任一所述的顶栅型N-TFT的制备方法。

11.如权利要求10所述的阵列基板的制备方法，其特征在于，还包括：S5、在形成顶栅型N-TFT的基板上形成钝化层和像素电极。

12.如权利要求11所述的阵列基板的制备方法，所述阵列基板包括顶栅型P-TFT，其特征在于，所述S2步骤中形成栅极时采用半色调掩膜或灰阶掩膜工艺，在对N-TFT轻掺杂区和N-TFT沟道区进行掺杂时，将覆盖在N-TFT栅极上的光刻胶全部去除，而保留覆盖在P-TFT栅极上的光刻胶，对N-TFT栅极进行刻蚀，减小N-TFT栅极的厚度，之后将覆盖在P-TFT栅极上的光刻胶全部去除，再对N-TFT轻掺杂区和N-TFT沟道区进行掺杂。

13.如权利要求11所述的阵列基板的制备方法，所述阵列基板包括顶栅型P-TFT，其特征在于，在S2步骤中形成栅极时采用半色调掩膜或灰阶掩膜工艺，在对N-TFT轻掺杂区和N-TFT沟道区进行掺杂时，将覆盖在N-TFT栅极上的光刻胶全部去除，而保留覆盖在P-TFT栅极上的光刻胶，在掺杂工艺完成后再去除覆盖在P-TFT栅极上的光刻胶。

14.如权利要求10所述的阵列基板的制备方法，其特征在于，还包括：在进行S1步骤之前先在基板上形成缓冲层。