[发明专利]浅沟槽隔离结构及其形成方法

说明书

技术领域

本发明涉及半导体制造工艺领域，尤其涉及浅沟槽隔离结构及其形成方法。

背景技术

随着半导体技术的飞速发展，半导体器件的特征尺寸越来越小，半导体衬底的单位面积上有源器件的密度越来越高，各个有源器件之间的距离也越来越小，从而使得各个器件之间的绝缘隔离也变得更加重要。

浅沟槽隔离结构(STI)是作为半导体有源器件之间的隔离结构，图1至图3为现有技术形成浅沟槽隔离结构的剖面结构示意图。现有技术中，形成浅沟槽隔离结构的方法包括：如图1所示，首先在半导体衬底10上依次形成衬垫氧化层11、氮化硅层12和光刻胶层13，然后通过曝光显影工艺，图形化光刻胶层13，并以图形化后的光刻胶层13为掩膜，采用干法刻蚀工艺刻蚀氮化硅层12、衬垫氧化层11和衬底10，从而形成沟槽14。接下来，如图2所示，去除图形化后的光刻胶层13，采用高密度等离子体化学气相沉积工艺(HDPCVD)或高深宽比工艺(HARP，High Aspect Ratio Process)在沟槽14内形成介质层15(通常为氧化硅)，且所述介质层15将所述沟槽14填充满，并覆盖氮化硅层12。然后，如图3所示，对介质层15进行平坦化处理，例如，采用化学机械研磨工艺(CMP)去除覆盖在氮化硅层12上的介质层15，至暴露出氮化硅层12，最后，采用湿法刻蚀去除氮化硅层12和衬垫氧化层11，形成浅沟槽隔离结构16。

然而，随着CMOS器件特征尺寸的不断缩小，栅介质层也按照等比例缩小的原则变得越来越薄，传统的以SiO₂材料作为栅介质层暴露出栅漏电流过大、可靠性降低等问题，已不能满足CMOS器件进一步缩小的需要，采用高k栅介质层的金属栅器件(HK/MG)是集成电路发展的必然趋势。然而，发明人发现，高k栅介质层金属栅器件采用现有技术形成的浅沟槽隔离结构，存在开关控制能力下降以及电流泄漏问题无法改善的缺陷，影响半导体器件电学性能。

更多的关于形成浅沟槽隔离结构的方法，可以参考公布日为2012年2月15日、申请公布号为CN 102354679A的中国专利申请。

有鉴于此，需要一种新的浅沟槽隔离结构及其形成方法，改善半导体器件特别是HK/MG的电学性能。

发明内容

本发明解决的技术问题是现有技术中形成的浅沟槽隔离结构，存在半导体器件开关控制能力下降以及电流泄漏问题，使半导体器件的电学性能下降。

为解决上述技术问题，本发明实施例提供一种浅沟槽隔离结构的形成方法，包括：

提供衬底，所述衬底内形成有浅沟槽；

在所述浅沟槽内形成第一介质层，所述第一介质层的上表面低于所述衬底的上表面；

在所述第一介质层上形成不包含氧的第二介质层，所述第二介质层填充满浅沟槽。

可选地，所述第二介质层的材料为氮化硅。

可选地，所述形成浅沟槽包括步骤：在所述衬底上依次形成衬垫氧化层和第一掩膜层；刻蚀所述第一掩膜层、衬垫氧化层和半导体衬底。

可选地，所述第一掩膜层的材料为氮化硅。

可选地，所述形成第一介质层的步骤包括：形成覆盖所述第一掩膜层并填充所述浅沟槽的第一介质材料层；平坦化所述第一介质材料层，至暴露出所述第一掩膜层；对所述第一介质材料层进行回蚀刻，形成第一介质层。

可选地，所述形成第二介质层的步骤包括：

去除所述第一掩膜层；

形成覆盖所述衬垫氧化层和所述第一介质层，并填充满所述浅沟槽的第二介质材料层；

在所述第二介质材料层上形成第二掩膜层，所述第二掩膜层遮盖所述浅沟槽内的第二介质材料层部分；

以所述第二掩膜层为掩膜，去除所述衬垫氧化层和位于所述垫衬氧化层上方的第二介质材料层，形成第二介质层，所述第二介质层的上表面与所述衬底的上表面齐平或者高出所述衬底的上表面；

去除第二掩膜层。

可选地，所述第二掩膜层的材料为光刻胶。

可选地，所述第一介质层的材料为氧化硅。

可选地，所述第一介质层的材料与所述第二介质层的材料相同。

可选地，所述第一介质层的上表面与所述衬底的上表面相隔第一距离，所述第一距离为50至300埃。

可选地，所述第二介质层的上表面与所述衬底的上表面相隔第二距离，所述第二距离为0至100埃。

本发明实施例还提供一种浅沟槽隔离结构，包括：

衬底，位于所述衬底内的浅沟槽；

位于所述浅沟槽内的第一介质层，所述第一介质层的上表面低于所述衬底的上表面；