[发明专利]P-LDMOS的制造方法

说明书

技术领域

本发明涉及集成电路制造领域，特别涉及一种P-LDMOS的制造方法。

背景技术

横向双扩散金属氧化物半导体(LDMOS)是一种轻掺杂的MOS器件，与CMOS工艺具有非常好的兼容性。传统的CMOS器件通常为源漏对称结构，而LDMOS采用源漏非对称结构以满足较高耐压和相对低的导通电阻的需求。

如图1所示，LDMOS的源极区域设有体区1，漏极区域中设有漂移区2。其中，体区1与传统的CMOS晶体管中的阱区类似，主要用于控制LDMOS的阈值电压；漂移区2则主要用于控制LDMOS的耐压性能。根据击穿原理可知，PN结击穿电压的高低主要取决于掺杂离子浓度较低的一侧，即掺杂浓度越淡，可形成的耗尽层宽度越宽，所能承受的耐压也就越高，故LDMOS的漂移区的离子注入剂量要比CMOS的阱注入小很多。

传统CMOS工艺中，通常额外增加两张光罩分别设置于源极和漏极区域中，以形成体区1和漂移区2，从而实现LDMOS的源漏极非对称结构，但是光罩的使用导致LDMOS的制造成本升高，不利于实际生产实施。

发明内容

本发明提供一种P-LDMOS的制造方法，能够在满足高耐压和低导通电阻的前提下，减少制程中的光罩数目并降低器件的制造成本。

为解决上述技术问题，本发明提供一种P-LDMOS的制造方法，包括：提供衬底，在所述衬底上形成深N阱；在所述衬底以及深N阱中形成隔离结构；在所述深N阱内形成P阱，在所述衬底中形成N阱；；在所述衬底上形成栅极；进行源漏轻掺杂工艺，在所述N阱和P阱内分别形成源极轻掺杂区和漏极轻掺杂区；在所述栅极侧壁形成栅极侧墙，进行源漏重掺杂以及退火工艺。

较佳的，所述隔离结构通过浅沟道隔离工艺形成。

较佳的，所述衬底为P型衬底。

较佳的，所述N阱和P阱通过光刻和离子注入工艺形成。

较佳的，所述源漏重掺杂工艺采用P型离子注入。

与现有技术相比，本发明P-LDMOS的制造方法通过在衬底上形成深N阱，接着在所述深N阱内形成P阱，在所述衬底中形成N阱；本发明在漏极采用深N阱和P阱取代传统N-LDMOS中漂移区的光罩，而在源极采用N阱取代了传统体区中的光罩，在制程中减少了两个光罩，在满足器件耐压的前提下有效降低了LDMOS器件的制造成本。

附图说明

图1为现有技术中LDMOS器件剖视图；

图2A为本发明一具体实施例中形成深N阱后器件剖视图；

图2B为本发明一具体实施例中形成隔离结构后器件剖视图；

图2C为本发明一具体实施例中形成P阱后器件剖视图；

图2D为本发明一具体实施例中形成N阱后器件剖视图；

图2E为本发明一具体实施例中形成栅极后器件剖视图；

图2F为本发明一具体实施例中源漏轻掺杂工艺后器件剖视图；

图2G为本发明一具体实施例中源漏重掺杂工艺后器件剖视图。

具体实施方式

本发明的核心思想在于，通过在衬底上形成深N阱，接着在深N阱内形成P阱，在衬底中形成N阱；由此，在漏极采用深N阱和P阱取代传统P-LDMOS中漂移区的光罩，而在源极采用N阱取代了传统体区中的光罩，与现有技术相比减少了两个光罩，在满足器件耐压的前提下降低了LDMOS器件的制造成本。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图2A～2G对本发明的具体实施方式P-LDMOS的器件的制造方法做详细的说明。

请参照图2A，提供衬底21，并在所述衬底21上形成深N阱22，所述衬底21可为P型衬底。

本实施例中，所述深N阱22可通过以下步骤形成：首先，对所述衬底21进行光刻处理，在不需要形成深N阱22的衬底区域上方覆盖掩膜层；接着，以所述掩膜层为掩膜，进行高能离子注入，其中高能离子注入中的离子类型为N型，如砷离子、磷离子、锑离子等；然后，去除所述掩膜层，进行退火工艺，形成深N阱22。所述深N阱22处于所述衬底21的漏极区域，用于后续形成P阱24以及LDMOD的漂移区，较佳的，漂移区离子浓度为7.5*10⁶cm^-3，漂移区结深为2.0微米。

请参照图2B，接着，在所述衬底21和所述深N阱22中形成隔离结构23，其中所述隔离结构23采用浅沟道隔离(STI)形成，其他区域用于后续形成LDMOS的沟道区、栅极、源极和漏极。