[发明专利]一种LDPC解码器的校验节点更新电路及方法

权利要求书

1.一种LDPC解码器的校验节点更新电路，其特征在于，包括，

   分解电路：将接收到的校验节点的信息分解，

   减法电路：将分解电路得到的信息数据与来自节点信息存储器中的节点信息相减输出，并对输出的数据进行溢出处理，

   符号位与数据位分解电路： 对溢出后的数据进行符号位与数据位分解，并对输出的数据位信息取绝对值，

   数据求值电路：从数据位信息的绝对值中得出最小值和次小值，并给出最小值的索引信息，

   符号位处理电路：如果输入的符号位数据相同，则输出符号位不变，否则输出符号位分别取反，

   合并电路：将数据求值电路输出与符号位处理电路输出合并，得到更新后的校验节点。

2.  根据权利要求1所述的更新电路，其特征在于所述数据求值电路包括第一比较选通器、第二比较选通器、第三比较选通器，第一伪排列器、第二伪排列器，2选1选通器和1个索引信息电路；所述比较选通器有三个输出端分别是比较输出端、第一输出端、第二输出端；

所述第一比较选通器的第一输出端、第二输出端分别与第一伪排列器的第一输入端、第二输入端连接；

第二比较选通器的第一输出端、第二输出端分别与第一伪排列器的第三输入端、第四输入端连接；

第三比较选通器的第一输出端、第二输出端分别与第二伪排列器的第三输入端、第四输入端连接；

第一伪排列器的第一输出端、第二输出端分别与第二伪排列器的第一输入端、第二输入端连接；

2选1选通器的输入端分别与第一比较选通器的比较输出端、第二比较选通器的比较输出端连接；第一伪排列器的索引输出端与2选1选通器的选择信号端连接；

2选1选通器的输出端、第一伪排列器的索引输出端、第三比较选通器的比较输出端分别与索引信息电路的输入端连接；

第二伪排列器的索引输出端与索引信息电路的选择输入端连接；索引信息电路的第四输入端接地。

3.根据权利要求1所述的更新电路，其特征在于所述符号位处理电路是由异或门构成的异或门阵列。

4.根据权利要求2所述的更新电路，其特征在于所述伪排列器包括第一比较器、第二比较器，第一比较选通器和3选1选通器；

所述伪排列器的第一输入端与第二比较器和第一比较选通器的的第一输入端相连接，第二输入端与第一比较器的第一输入端以及3选1选通器的输入端相连接，第三输入端与第一比较器和第一比较选通器的第二输入端相连接，第四输入端与第二比较器的第二输入端以及3选1选通器的输入端相连接；

所述第一比较器的输出端、第二比较器的输出端及第一比较选通器的比较输出端分别与3选1选通器的选择信号端连接；

第一比较选通器的第一输出端与3选1选通器的输入端连接。

5.一种LDPC解码器的校验节点更新方法，其特征在于，包括如下步骤：

   （1）将校验节点信息存储器的15比特位宽的校验节点分解为6个6比特位宽的信息数据；

   （2）6个6比特位宽的信息数据与信息节点存储器中6个6比特位宽的信息节点相减得到6个6比特位宽的输出，并对数据进行溢出处理；

   （3）把溢出处理后的数据进行符号位与数据位分解，得到6个5比特位宽的数据位信息、6个1比特位宽的符号位信息，并对得到的数据位信息求绝对值；

   （4）对数据位信息和符号位信息分别进行数据求值和符号位处理运算；

   （5）将数据求值输出的结果与符号位处理运算得到的结果进行合并形成更新后的校验节点。

6.根据权利要求5所述的方法，其特征在于所述步骤（1）中的分解原则为将包含上一次校验节点更新信息的还原。

7.根据权利要求5所述的方法，其特征在于所述数据求值为从6个数据位信息中得出最小值、次小值及最小值的索引信息，取低三位的数值。