[发明专利]成像设备和照相机

说明书

本发明是以下发明专利申请的分案申请：申请号：200710199164.1，申请日：2007年12月18，发明名称：成像设备和照相机。

相关申请的交叉引用

本发明包括与2006年12月18日向日本专利局提交的日本专利申请JP2006-339415相关的主题，通过引用将其全部内容合并于此。

技术领域

本发明涉及具有列并列(column-parallel)模数转换器的成像设备以及包括该成像设备的照相机。

背景技术

在许多情况下，各自具有列并列模数转换器的典型固态成像设备包括利用单斜率积分的斜坡计数器(counter-ramp)模数转换器。

图1图示了具有利用单斜率积分的斜坡计数器模数转换器的成像设备的结构。

图2是用于说明图1的设备的操作的时序图。

现在将结合图2的时序图来描述图1的设备的操作。

用于将外部光光电转换为电信号的单位像素1被排列成矩阵，从而构成像素阵列2。假设垂直选择电路3选择了像素阵列2中的某一行。

位于所选择的行中的像素通过沿像素阵列2的列延伸的垂直信号线vsl而输出像素信号(下文中的像素输出信号S1)。垂直信号线vsl连接到为每列布置的比较器4的一个输入端(正极端)。比较器4的另一端(负极端)接收来自数模(D/A)转换器5的输出信号nslope，该输出信号是响应于时钟信号clk获得的模拟信号。

假设，当通过垂直信号线vsl传送的像素输出信号S1的电平低于D/A转换器5的输出信号nslope的电平时，比较器4的输出信号ncompout变成低(“L”)，然而，当垂直信号线vsl的像素输出信号S1的电平高于D/A转换器5的输出信号nslope的电平时，比较器4的输出信号ncompout变成高(“H”)。

比较器4的输出信号ncompout被供应到n位计数器6。该n位计数器6响应于时钟信号clk而增加或降低计数值。图2示出了计数值减少一的情况。

该n位计数器6响应于复位信号rst而将其计数值复位到初始值i_init。当比较器4的输出信号ncompout变成高时，n位计数器6停止增加或减少计数值，并保持该计数值(图2中表示为“i”)。

从n位计数器6输出该计数值，作为n位输出数据[n-1:0]。顺序输出该n位计数器6的输出以及在其它列中的其它计数器的输出。

发明内容

在图1所示的利用单斜率积分的斜坡计数器模数转换器中，不利的是，为了增加模数转换的精度，必须增加转换时间或时钟频率。

例如，n位A/D转换所需要的时钟数目是2ⁿ-1个周期。当n位扩展到n+1位时，所需要的时钟数目是2ⁿ⁺¹-1个周期，其基本上为2ⁿ-1个周期的两倍。

为了实现所需要的时钟数目的增加，转换时间或时钟频率必须增加大约2的倍数(factor)。不利的是，增加转换时间阻碍了用于实现高帧速率或处理增加数目的像素的高速操作。不幸的是，时钟频率的增加导致功耗的增加或需要改善元件精度。

此外，在利用单斜率积分的斜坡计数器模数转换器中，不利的是，比较器的阈值电平Vth的变化或从数模转换器输出的电压的精度影响了模数转换器的精度。

换言之，假设像素输出信号具有1V的幅度，其用作暗电平和亮电平之间的差，对于n位的模数转换需要1/(2ⁿ-1)V的精度。

例如，当n＝14(位)时，1/(2¹⁴-1)＝61μV。由于比较器的阈值Vth的变化通常是几毫伏的等级，所以难以实现高精度的模数转换。

期望提供一种高分辨率高精度的成像设备，其能够实现用于实行高帧速率或处理增加数目的像素的高速操作，而不导致功耗的增加且不需要改善元件的精度。

根据本发明的一个方面，提供一种成像设备，包括：像素，其输出信号电荷作为像素信号；电流源，连接到像素信号的传输路径，该电流源具有可变电流；以及信号处理电路，其执行控制，以便改变电流源的电流。

根据本发明的另一方面，提供一种成像设备，包括：像素阵列，包括排列成矩阵的多个像素，每个像素输出信号电荷作为像素信号；以及多个像素信号处理单元，为该像素阵列的各个列排列，其中每个像素信号处理单元包括：电流源，连接到像素信号的传输路径，该电流源具有可变电流；以及信号处理电路，其执行控制，以便改变电流源的电流。