[发明专利]半导体器件的刻蚀方法

说明书

技术领域

本发明涉及半导体器件制造技术，特别涉及一种半导体器件的刻蚀方法。

背景技术

目前，在半导体器件的后段(back-end-of-line，BEOL)工艺中，可根据不同需要在半导体衬底上生长多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。绝缘层包括在半导体衬底上依次形成的低介电常数(Low-K)绝缘材料层，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(black diamond，BD)材料；顶层(Cap layer)氧化物层，例如用正硅酸乙酯(TEOS)制备的氧化物层，或者用硅烷(SiH₄)制备的氧化物层；还包括形成于顶层氧化物层之上的氮化钛硬掩膜层，用于作为图案刻蚀时的掩膜。显然，半导体衬底上，还可以形成各种器件结构，例如形成在衬底上的有源区、隔离区，以及有源区中的晶体管的源/漏和栅极。

现有技术半导体器件的刻蚀方法包括以下步骤，下面结合图1a至图1c的剖面结构示意图进行具体说明。

步骤11、请参阅图1a，提供一半导体衬底100，所述半导体衬底100自下而上依次形成有低介电常数绝缘材料层101、顶层(cap layer)氧化物层102和氮化钛硬掩膜层103；

其中，由于氮化钛硬掩膜层103不能很好地与低介电常数绝缘材料层101结合，但是氮化钛硬掩膜层103和低介电常数绝缘材料层101都能够与顶层氧化物层102很好地结合，所以采用顶层氧化物层102作为两者的中间层，因此顶层氧化物层102是不可缺少的。

步骤12、请参阅图1b，在氮化钛硬掩膜层103的表面涂布光阻胶层，曝光显影所述光阻胶层，形成图案化的光阻胶层104，以定义沟槽105的位置；

步骤13、请参阅图1c，以图案化的光阻胶层104为掩膜，刻蚀所述氮化钛硬掩膜层103，显露出顶层氧化物层102；

步骤14、请参阅图1d，湿法清洗刻蚀氮化钛硬掩膜层103之后的表面，并且再次涂布光阻胶层(图中未示)，定义连接孔106的位置，刻蚀连接孔的深度至低介电常数绝缘材料层101的一半；

步骤15、请参阅图1e，去除再次涂布的光阻胶层之后，以氮化钛硬掩膜层103为掩膜，刻蚀形成沟槽105和连接孔106。

需要注意的是，步骤13：刻蚀氮化钛硬掩膜层103时采用了大量的含氟气体，例如甲烷(CF4)或者三氟甲烷(CHF3)或者二氟甲烷(CH2F2)等，在步骤13执行完毕后仍然有氟元素残留在刻蚀氮化钛硬掩膜层之后的表面，因此氟元素碰到空气中的水汽，很容易与氮化钛中的钛发生反应，形成钛的化合物杂质。同时，反应腔内长期含有含氟气体，很容易形成大分子的碳氟聚合物杂质，掉落到沟槽位置处。这种钛的化合物杂质和碳氟聚合物杂质在后续湿法清洗刻蚀氮化钛硬掩膜层103之后的表面的步骤中很难去除，残留在沟槽位置处，阻碍刻蚀的进行，很容易在后续刻蚀连接孔的过程中，使得连接孔底部无法打开，从而无法与前层金属层连通。

发明内容

有鉴于此，本发明解决的技术问题是：如何减少杂质缺陷的产生。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种半导体器件的刻蚀方法，包括：

提供一半导体衬底，所述半导体衬底自下而上依次形成有低介电常数绝缘材料层、顶层氧化物层和氮化钛硬掩膜层；

在氮化钛硬掩膜层的表面涂布光阻胶层，曝光显影所述光阻胶层，形成图案化的光阻胶层，以定义沟槽的位置；

以图案化的光阻胶层为掩膜，刻蚀所述氮化钛硬掩膜层，显露出顶层氧化物层；

其特征在于，该方法还包括：

对刻蚀氮化钛硬掩膜层之后的表面进行预处理。

对刻蚀氮化钛硬掩膜层之后的表面进行预处理的方法包括：采用二氧化碳去除刻蚀氮化钛硬掩膜层时采用的氟元素。

去除刻蚀氮化钛硬掩膜层时采用的氟元素的方法在干法刻蚀反应腔内进行，其中二氧化碳的流量为100～500标准立方厘米每分钟，反应腔内压力为10～100毫托，功率为100～500瓦，反应时间为10～300秒。

对刻蚀氮化钛硬掩膜层之后的表面进行预处理的方法包括：采用氮气在刻蚀氮化钛硬掩膜层之后的表面形成氮基聚合物层；或者采用甲烷和氮气相结合在刻蚀氮化钛硬掩膜层之后的表面形成碳氮基聚合物层。