[发明专利]一种沟槽栅电荷存储型IGBT

说明书

技术领域

本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)。

背景技术

绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。

从IGBT发明以来，人们一直致力于改善IGBT的性能。经过二十几年的发展，相继提出了6代IGBT器件结构，使器件性能得到了稳步的提升。第6代的沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)由于采用了N型电荷存储层结构，使IGBT器件靠近栅极和发射极位置的载流子浓度分布得到了极大的改善，从而提高了N型漂移区的电导调制，使IGBT获得了低的正向导通压降。对于CSTBT器件，N型电荷存储层的掺杂浓度越高，正向导通压降越小；同时电荷存储层的存在，改善了N型漂移区的载流子分布，在一定的正向导通压降下，可获得小的关断时间。因此，CSTBT器件具有较好的正向导通压降和关断时间的折中。但是，对于CSTBT器件结构，由于较高掺杂浓度的N型电荷存储层的存在，使器件的击穿电压显著降低，N型电荷存储层的掺杂浓度越高，器件的击穿电压越小。N型电荷存储层掺杂浓度对器件击穿电压的影响限制了CSTBT结构击穿电压、正向导通压降和关断时间的优化折中。

发明内容

为了抑制N型电荷存储层掺杂浓度对器件击穿电压的不利影响，进一步提升CSTBT器件的性能，本发明提供一种高性能的沟槽栅电荷存储型IGBT。本发明在传统沟槽栅电荷存储型IGBT器件结构的基础上(如图1所示)，在器件N^-漂移区与N型电荷存储层之间引入一层P型埋层，通过P型埋层引入的附加PN结和电荷的电场调制作用，屏蔽了高掺杂N型电荷存储层对器件击穿电压的不利影响，从而使器件获得高的击穿电压；同时由于P型埋层对N型电荷存储层的电场屏蔽作用，使得本发明可采用较高的N型电荷存储层掺杂浓度，从而可增强器件N型漂移区内的电导调制并优化N型漂移区内的载流子分布，从而使器件获得更低的正向导通压降以及更好的正向导通压降和关断损耗的折中。基于此，通过器件参数的优化，本发明结构可实现更好的击穿电压、正向导通压降和关断时间的优化折中，可适用于从小功率到大功率的半导体功率器件和功率集成电路领域。

本发明技术方案如下：

一种沟槽栅电荷存储型IGBT，如图2所示，包括P⁺集电极12，位于P⁺集电极12背面的金属集电极11，位于P⁺集电极12正面的N⁺电场阻止层13，位于N⁺电场阻止层13表面的N^-漂移区14，位于N^-漂移区14顶部中间的P型基区21，位于P型基区21内部的两个N⁺接触区20，位于P型基区21内部且位于两个N⁺接触区20之间的P⁺接触区19，位于器件表面且与两个N⁺接触区20和P⁺接触区19接触的金属发射极18，分别位于器件两侧的两个槽型栅电极16，槽型栅电极16的底面通过栅极氧化层15与N^-漂移区14相连，槽型栅电极16的侧面通过栅极氧化层15与N⁺接触区18、P型基区21和N型电荷存储层22相连，槽型栅电极16的顶面与金属发射极18之间通过栅电极和金属发射极之间的介质层17相绝缘；P型基区21与N^-漂移区14之间具有N型电荷存储层22。所述沟槽栅电荷存储型IGBT还具有第一P型埋层23，所述P型埋层23位于N型电荷存储层22与N^-漂移区14之间。

如图3所示，本发明提供的沟槽栅电荷存储型IGBT，所述金属发射极18下方还具有一个沟槽型介质材料体24；所述沟槽型介质材料体24穿过P⁺接触区19、P型基区21和N型电荷存储层22，其顶面与金属发射极18相连、底面与第一P型埋层23相连。