[发明专利]闪存的存储单元及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种闪存的存储单元及其形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，闪存(flash memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

现有技术中，闪存的存储单元请参考图1，包括：

半导体衬底10；位于所述半导体衬底10表面的源线层11；位于所述源线层11两侧的浮栅层12，且所述浮栅层12通过绝缘层13与所述源线层11以及半导体衬底10电隔离；位于所述浮栅层12和源线层11两侧的控制栅层14，且所述控制栅层14通过绝缘层13和所述浮栅层12和源线层11电隔离。需要说明的是，现有技术为了提高闪存的性能，会在所述控制栅层14和源线层11表面覆盖应力层，以提高闪存的性能。

现有技术覆盖有应力层的闪存对载流子迁移率的提高不强，数据存储时间偏低，导致对闪存的性能提高不大。

更多覆盖有应力层的闪存的存储单元请参考专利号为US 7678662B2的美国专利文件。

发明内容

本发明解决的问题是提供一种闪存的存储单元及其形成方法，用以提高闪存的存储单元的编程效率与读取效率，提高数据的保持力与耐久力，并能够使闪存的存储单元的尺寸进一步缩小。

为解决上述问题，本发明提供一种闪存的存储单元，包括

半导体衬底；

位于半导体衬底表面的绝缘层；

位于所述绝缘层表面的浮栅层；

位于所述半导体衬底表面且贯穿所述浮栅层和绝缘层的源线层，且所述源线层覆盖所述浮栅层，所述源线层与浮栅层电隔离；

位于所述浮栅层和源线层两侧，以及绝缘层表面的控制栅层，且所述控制栅层与源线层和浮栅层电隔离；位于所述控制栅层、源线层和半导体衬底表面的应力层。

可选的，所述应力层的材料为氮化硅。

可选的，所述应力层的厚度为300～1200埃。

可选的，所述源线层、浮栅层和控制栅层的材料为多晶硅。

可选的，所述绝缘层的材料为氧化硅。

可选的，所述源线层通过介质层与下方的浮栅层以及两侧的控制栅层电隔离，且所述介质层为氧化硅-氮化硅-氧化硅的叠层结构。

本发明还提供一种闪存的存储单元的形成方法，包括：

提供半导体衬底；

在所述半导体衬底表面形成第一氧化硅层；

在所述第一氧化硅层表面形成浮栅多晶硅层；

在所述半导体衬底表面形成贯穿所述第一氧化硅层和浮栅多晶硅层的源线层，且所述源线层覆盖部分浮栅多晶硅层，且所述源线层与浮栅多晶硅层电隔离；

以所述源线层为掩膜，去除部分浮栅多晶硅层，并暴露出第一氧化硅层，形成浮栅层；

在所述源线层和浮栅层两侧的第一氧化硅层表面形成控制栅层，且所述控制栅层与所述源线层和浮栅层电隔离；

在所述控制栅层、源线层和半导体衬底表面形成应力层；

对所述应力层以及所述应力层下方的控制栅层、源线层、浮栅层和半导体衬底进行热退火。

可选的，所述应力层的材料为氮化硅。

可选的，所述应力层的厚度为300～1200埃。

可选的，所述热退火的温度为650～1200℃，所述热退火的保护气体为氮气。

可选的，所述源线层、浮栅层和控制栅层的材料为多晶硅。

可选的，所述源线层、浮栅层和控制栅层的形成方法包括：

在所述浮栅多晶硅层表面形成第二氧化硅层；

在所述第二氧化硅层表面形成第一氮化硅层；

刻蚀部分所述第一氮化硅层和第二氧化硅层直至暴露出浮栅多晶硅层为止，形成第一开口；

在所述第一开口侧壁和底部形成介质层；

在所述第一开口两侧的侧壁的介质层表面分别形成多晶硅侧墙，且所述多晶硅侧墙的顶部低于第一氮化硅层的表面；

以所述多晶硅侧墙为掩膜去除部分介质层和浮栅多晶硅层直至暴露出第一氧化硅层表面，形成第二开口；

在所述第二开口的多晶硅侧墙表面形成第一侧墙；