[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求在2011年10月31日提交的韩国专利申请No.10-2011-0111831的优先权，其全部内容通过引用的方式并入本文。

技术领域

本发明的示例性实施例涉及一种半导体器件，尤其涉及具有金属栅电极和高k电介质材料的栅层叠结构以及包括所述栅层叠结构的半导体器件。

背景技术

通常，在互补金属氧化物半导体(CMOS)集成电路中，N沟道金属氧化物半导体(NMOS)和P沟道金属氧化物半导体(PMOS)包括由氧化硅(SiO₂)或氧氮化硅(SiON)所形成的栅电介质层。在此，使用N型多晶硅层作为NMOS的栅电极，使用P型多晶硅层作为PMOS的栅电极。

随着半导体器件被要求具有高集成度、高驱动速度、以及低功耗，尽管栅电介质层厚度减少，但漏极电流要够大而且截止电流(off-current)要增加。

为了应对这样的特点，正在开发一种使用介电常数比氧化硅和氧氮化硅大的材料作为栅电介质层的方法。材料的例子包括介电常数大于3.9、在高温下展现优良的热稳定性、以及具有其它有用的特征的高k电介质材料。然而，高k电介质材料具有兼容性问题，如在与多晶硅层的界面处可能发生费米能级钉扎(Fermi-level pinning)和栅耗尽(gate depletion)。

作为应对这样的特点的一种方法，正在发展具有插入金属的多晶硅(metal-inserted polysilicon，MIPS)结构的栅层叠结构。具有MIPS结构的栅层叠结构包括插入在栅电介质层与多晶硅层之间的金属层。当使用具有MIPS结构的栅层叠结构时，可控制因固定的电荷所造成的栅耗尽和阈值电压变化。

然而，当使用金属层作为栅电极时，难以控制功函数(work function，WF)。尤其是，金属层的有效功函数(eWF)可能会由于后续用于形成源极/漏极的高温退火工艺而退化。作为克服这种退化的对策，已经使用氧化物覆盖层来利用电负性原理控制阈值电压。然而，氧化物覆盖层可能会增加工艺的数量，因而增加生产成本。

发明内容

本发明的实施例涉及一种具有能获得适当的阈值电压的栅层叠结构的NMOS、半导体器件、及其制造方法。

根据本发明的一个实施例，一种半导体器件包括：栅层叠结构，所述栅层叠结构包括形成在半导体衬底之上的栅电介质层、形成在栅电介质层之上的金属层、以及形成在金属层之上的覆盖层，其中覆盖层包括化学元素，所述化学元素在覆盖层与金属层之间的界面出的浓度比在覆盖层的其它区域处的浓度高且可用于控制栅层叠结构的有效功函数(eWF)。

根据本发明的另一个实施例，一种半导体器件包括：相互隔离且形成在半导体衬底之上的N沟道金属氧化物半导体(NMOS)栅层叠结构和P沟道金属氧化物半导体(PMOS)栅层叠结构。NMOS栅层叠结构包括栅电介质层、在栅电介质层之上的金属层、以及在金属层之上的覆盖层。覆盖层包括化学元素，所述化学元素在覆盖层与金属层之间的界面处的浓度比在覆盖层的其它区域处的浓度高且可用于控制NMOS栅层叠结构的有效功函数(eWF)。

根据本发明的又一个实施例，一种NMOS，包括：半导体衬底，所述半导体衬底具有N沟道；栅层叠结构，所述栅层叠结构包括形成在N沟道之上的栅电介质层、形成在栅电介质层之上的金属层、以及覆盖层，所述覆盖层包括在金属层与覆盖层之间的界面的浓度比在覆盖层的其它区域处的浓度高的硼，其中硼可用于控制栅层叠结构的有效功函数(eWF)。

根据本发明的再一个实施例，一种制造半导体器件的方法包括以下步骤：在半导体衬底之上形成栅电介质层；在栅电介质层之上形成金属层；在金属层之上形成覆盖层，覆盖层包括用于控制有效功函数(eWF)的化学元素；通过刻蚀覆盖层、金属层、以及栅电介质层来形成栅层叠结构；以及执行退火以使得形成在覆盖层与金属层之间的界面处的化学元素的浓度比在覆盖层的其它区域处的浓度高。

根据本发明的再一个实施例，一种制造半导体器件的方法包括以下步骤：在半导体衬底之上形成栅电介质层；在栅电介质层之上形成金属层；在金属层之上形成覆盖层，其中覆盖层包括用于控制有效功函数(eWF)的化学元素；通过刻蚀覆盖层、金属层、和栅电介质层来形成栅层叠结构；通过将杂质注入衬底来形成源极/漏极；以及执行退火以使得形成在覆盖层与金属层之间的界面处的化学元素的浓度比在覆盖层的其它区域处的浓度高。

附图说明

图1是说明根据本发明的第一实施例的栅层叠结构的图。