[发明专利]用于将平面设计转换为FinFET设计的系统和方法

说明书

相关申请的交叉参考

本申请要求于2011年4月29日提交的美国临时专利申请序列号为61/480,503的优先权，其全部内容结合于此作为参考。

技术领域

本公开内容总的来说涉及集成电路器件的设计和制造，更具体地，涉及用于形成鳍式场效应晶体管(FinFET)器件的系统和方法。

背景技术

在快速发展的半导体制造工业中，互补金属氧化物半导体(CMOS)FinFET器件越来越多地用于许多逻辑和其他应用，并且集成到各种不同类型的半导体器件中。FinFET器件通常包括具有高纵横比的半导体鳍，其中，形成晶体管的沟道和源极/漏极区域。在半导体鳍的一部分的侧面的上方并沿着半导体鳍的一部分的侧面形成栅极。鳍的使用增加了用于相同面积的沟道和源极/漏极区域的表面积。FinFET中增加的表面积产生更快、更可靠且更好控制的半导体晶体管器件，该半导体晶体管器件消耗更少的功率。

最初利用具有限定每个FinFET的边界的计算机辅助设计(CAD)层的FinFET结构来进行新的先进设计。随着制造工艺前进到越来越小的技术节点，原来以较大技术节点设计的器件由于按照诸如增加性能和效率以及减小管芯尺寸的方法以较小技术节点进行制造而获得优势。类似地，使用平面晶体管设计的器件也可以由于通过使用FinFET进行制造而获得优势。然而，由于不同的设计规则应用于平面结构布局和FinFET结构布局，所以手动将器件的多个部分从平面布局转换为FinFET布局可能与创建新设计类似并且是大量占用资源的工艺。对于已经使用平面晶体管制造的产品，包括变为晶体管层上方的半导体层的转换将要求创建许多新的光掩模，这大大增加了制造成本。

如此，持续寻求用于自动将平面结构布局转换为FinFET结构布局的改进方法。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种生成包括FinFET结构布局的集成电路(IC)设计的方法，所述方法包括：接收用于IC设计的平面结构布局，所述平面结构布局包括多个平面有源区域和多个平面接触件，每个平面接触件都与平面有源区域相关联；限定多个FinFET有源区域，所述多个FinFET有源区域与平面有源区域相对应；确定所述多个FinFET有源区域中的至少一个是否小于对应的平面有源区域；确定所述多个平面接触件中的至少一个没有与对应的FinFET有源区域充分接触；以及创建包括金属线的金属层，以将所述多个平面接触件中的至少一个连接至对应FinFET有源区域的部分。

该方法还包括：将金属层布局转印至光掩模。

在该方法中，所述金属层包括多条金属线，所述多条金属线与FinFET沟道宽度方向平行。

在该方法中，与FinFET沟道宽度方向平行的所述多条金属线具有可变宽度。

在该方法中，所述金属层还包括一条或多条金属线，所述一条或多条金属线与FinFET沟道方向平行。

在该方法中，所述FinFET沟道宽度方向上的所述多条金属线中的一条或多条与所述FinFET沟道方向上的所述一条或多条金属线连接。

在该方法中，所述多个平面有源区域中的一个或多个具有T形凸起。

该方法还包括：在多个FinFET伪区域的金属层中放置金属线。

在该方法中，所述金属层还包括金属线，以将所述多个平面接触件的剩余部分连接至对应FinFET有源区域的部分。

根据本发明的另一方面，提供了一种生成包括FinFET结构布局的集成电路(IC)设计的方法，所述方法包括：接收用于IC设计的平面结构布局，所述平面结构布局包括多个平面伪区域、多个平面有源区域和多个平面接触件，每个平面接触件都对应于平面有源区域；限定多个FinFET有源区域，所述多个FinFET有源区域与平面有源区域相对应，其中，所述多个FinFET有源区域中的至少一个小于对应的平面有源区域，以及其中，所述多个平面接触件中的至少一个没有与对应的FinFET有源区域充分接触；限定多个FinFET伪区域，所述多个FinFET伪区域对应于平面伪区域；创建金属层，以将所述多个平面接触件中的至少一个连接至对应的FinFET有源区域；以及在所述FinFET伪区域的金属层中添加伪金属线。

该方法还包括：将金属层布局转印至光掩模。

在该方法中，所述金属层包括多条金属线，所述多条金属线与FinFET沟道方向平行。

在该方法中，与FinFET沟道方向平行的所述多条金属线具有可变宽度。