[发明专利]一种实现数据加权平均算法的系统

权利要求书

1.一种实现数据加权平均算法的系统，其特征在于，该系统包括编码电路(10)、全加器电路(11)、循环对数移位电路(12)、寄存器组电路(13)和时序调整驱动电路(14)，其中：

编码电路(10)，用于接收输入的温度计码，输出二进制码至全加器电路(11)；

全加器电路，用于对当前时钟周期与前一时钟周期产生的二进制码求和，将输出进位信号作为输入进位信号进行累加，并将所得数据输出至循环对数移位电路(12)；

循环对数移位电路(12)，用于根据存入寄存器组电路(13)的数据对输入的温度计码进行相应的移位操作，最后将移位后的数据输出至时序调整驱动电路(14)；

时序调整驱动电路(14)，用于将循环对数移位电路(12)输入的移位后的数据按照正确的时序输出。

2.根据权利要求1所述的实现数据加权平均算法的系统，其特征在于，所述编码电路(10)包括温度计码转独热码电路和独热码转二进制码电路两个部分，其中温度计码转独热码电路的输入端接收输入的温度计码，输出相应的独热码至独热码转二进制码电路，最后独热码转二进制码电路输出对应的传统二进制码至全加器电路(11)。

3.根据权利要求1所述的实现数据加权平均算法的系统，其特征在于，所述全加器电路(11)采用延迟路径较小的传输门结构，其两个加数的输入端分别为当前时钟周期的二进制输出信号以及前一时钟周期的二进制输出信号，全加器电路(11)的进位输入信号为当前时钟周期的全加器进位输出信号；加法完成后，将数据输入至寄存器组电路(13)。

4.根据权利要求1所述的实现数据加权平均算法的系统，其特征在于，所述循环对数移位电路(12)采用NMOS管作为移位电路的主体，根据全加器的求和输出信号(S11-S13、S11Q-S13Q)对输入的温度计码分别进行1位、2位和4位的移位操作，将移位后的数据输出至时序调整和驱动电路。

5.根据权利要求1所述的实现数据加权平均算法的系统，其特征在于，所述寄存器组电路(13)采用电平触发的锁存器电路结构，共六个锁存器，分成三组，每组两个级联构成D型触发器。

6.根据权利要求5所述的实现数据加权平均算法的系统，其特征在于，所述全加器电路(11)的输出在两相不交叠时钟clk1时，输入至寄存器组电路(13)，锁定前一时钟周期的全加器电路(11)输出信号；在两项不交叠时钟clk2时，锁定当前时钟周期的全加器电路(11)输出信号，并输出信号S11-S13、S11Q-S13Q控制循环对数移位电路(12)。

7.根据权利要求1所述的实现数据加权平均算法的系统，其特征在于，所述时序调整和驱动电路(14)的输入来自循环对数移位电路(12)，由于循环对数移位电路(12)采用NMOS开关，高电平信号在传输过程中存在阈值损失，所以首先对输入信号进行电平恢复，然后进入时序调整电路(14)，使得信号在正确的时钟信号下在通路上传输，最后经过时序调整驱动电路(14)将信号输出。