[发明专利]一种多核处理器时钟控制装置及控制方法

说明书

技术领域

本发明涉及到移动通信技术领域，尤其涉及一种多核处理器时钟控制装置及控制方法。

背景技术

随着终端硬件技术的不断发展，芯片集成度的不断提高，目前，许多高端手机的基带处理芯片都采用多个核处理器架构来实现，如两个ARM(Advanced RISC Machines)和两个数字信号处理器(Digital Signal Processer，DSP)的架构。其中一个ARM和一个DSP用来处理移动通信相关的信令及数据而另外一个ARM和DSP则用来实现应用软件及音视频编解码。

多核的架构解决了单核处理器资源不足的问题，却也使得芯片功耗大大增加。众所周知，在整个终端芯片中，核处理器是最大的耗电元件，对核处理器的功耗控制不佳时，会影响终端电池寿命，用户体验也会变得很差。

对于多核系统来说，每个核处理器的工作任务是不同的，工作时间上存在差异，可以利用这种差异性进行功耗控制管理，最直接的方式之一就是将不工作的核的电源断掉，这样该核的功耗就降为零，但是在实际应用中，如果将核电源断掉，而不进行特殊处理，则该核处理器上所有信息都会丢失，再次使用时需要初始化或是恢复这些信息，并且运行在核上的软件也需要重新加载，因此需要权衡断电操作和恢复操作耗电关系，否则可能得不偿失。所以，在多核处理器中，最常用的方法是断掉不使用核处理器的时钟，采用这种方式，虽然不工作核的功耗没有直降为零，但是大部分的动态功耗已经不存在(没有时钟驱动信号翻转)而仅剩下芯片的漏电功耗，这部分功耗在芯片设计中进行保证，力求符合工艺设计的最低功耗。

需要注意的是，对于多核的芯片系统来说，其工作基本时钟由一个外部晶振提供；当多个核都不工作时，才能关闭为芯片工作状态提供时钟的晶振，从而达到终端进一步省电的目的；而对于晶振的打开，是仅一个核需要工作则需要打开外部晶振和工作核的时钟，而其它核的时钟都应该仍然处于关闭状态。

下面以双核系统为例，阐述一下现有软件方案中如何实现芯片核时钟管理。如图1所示，以双核(ARM+DSP)系统实现基本的终端通信功能。当其中核处理器X不工作时，将核处理器X的状态通知至核处理器Y，核处理器Y操作寄存器关闭核处理器X的时钟，而当核处理器Y需要转为不工作状态时，通过SPI口写寄存器关闭外部晶振。这样的操作方式增加了额外的功耗，随着核处理器的增多，软件的操作方式使得核间通信机制复杂，芯片总线设计复杂。

发明内容

本发明要解决的技术问题是提供一种多核处理器时钟控制装置及方法，解决现有技术中对时钟控制方法不精细而造成的功耗大的问题。

为了解决上述技术问题，本发明提供了一种多核处理器时钟控制装置，包括N个核处理器，N为大于1的整数，所述装置还包括时钟管理和控制模块；所述时钟管理和控制模块包括N个核时钟控制单元，第i个核时钟控制单元与第i个核处理器相连，i为大于零的整数；所述时钟管理和控制模块还包括与所述N个核时钟控制单元均相连的时钟监测单元；

所述核时钟控制单元，用于接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元；

所述时钟监测单元，用于从所述核时钟控制单元接收核时钟关闭请求，判断所述核时钟关闭请求来自于所述N个核处理器中最后一个处于工作状态的核处理器时，关闭高频晶振时钟。

进一步地，上述装置还可以具有以下特点：

所述核时钟控制单元，还用于接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元后，延迟两个时钟周期后关闭所述核处理器的核处理器门控时钟。

进一步地，上述装置还可以具有以下特点：

所述时钟管理和控制模块还包括与所述时钟监测单元相连的中断监测单元；

所述中断监测单元，用于检测核处理器唤醒中断信号，并在检测到核处理器唤醒中断信号后通知至所述时钟监测单元；

所述时钟监测单元，还用于收到核处理器唤醒中断信号后，判断高频晶振是关闭状态时，开启所述高频晶振，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元；

所述核时钟控制单元，还用于收到核处理器唤醒中断信号后，开启所述核处理器的核门控时钟。

进一步地，上述装置还可以具有以下特点：

所述时钟监测单元，还用于收到核处理器唤醒中断信号后，判断高频晶振是开启状态时，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元。

进一步地，上述装置还可以具有以下特点：