[发明专利]时钟脉冲数据恢复电路

说明书

技术领域

本发明涉及一种时钟脉冲数据恢复电路(Clock and Data Recovery Circuit，CDR Circuit)，尤其涉及可降低位元错误率(Bit Error Rate，BER)的时钟脉冲数据恢复电路。

背景技术

在光纤网路通信的领域中，接收端需要一时钟脉冲数据恢复电路(Clock and Data Recovery Circuit，CDR Circuit)以还原接收信号。一般而言，时钟脉冲数据恢复电路都包括一锁相回路电路(Phase Locked Loop Circuit，PLLCircuit)，其用以提供一控制电位给振荡器。时钟脉冲数据恢复电路主要用以根据接收信号，产生一还原数据和一还原时钟脉冲。

在传统技术当中，由于工艺上的变异，时钟脉冲数据恢复电路常会产生还原数据和还原时钟脉冲之间的相位误差，而增加了位元错误率(Bit Error Rate，BER)。为了解决上述问题，需要设计一种新的时钟脉冲数据恢复电路来改善相位对齐(Phase Alignment)并降低位元错误率。

发明内容

为了解决上述问题，本发明提供一种时钟脉冲数据恢复电路，包括：一锁相回路电路，提供一参考电位；一第一延迟器，根据一控制信号，延迟一输入数据以产生一第一延迟信号；一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号；一第二延迟器，延迟该边缘信号以产生一第二延迟信号；一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲；一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。

另外，本发明提供一种时钟脉冲数据恢复电路，包括：一锁相回路电路，提供一参考电位；一第一延迟器，延迟一输入数据以产生一第一延迟信号；一边缘检测器，根据该第一延迟信号和该输入数据，产生一边缘信号；一第二延迟器，根据一控制信号，延迟该边缘信号以产生一第二延迟信号；一门式压控振荡器，根据该第二延迟信号和该参考电位，产生一输出恢复时钟脉冲；一相位检测器，检测该第一延迟信号和该输出恢复时钟脉冲之间的相位差，以产生一相位信号和一输出恢复数据；以及一增益放大器，放大该相位信号一放大倍率，以产生该控制信号。

本发明所提供的时钟脉冲数据恢复电路可以改善相位对齐，并且能降低位元错误率。本发明解决了传统的时钟脉冲数据恢复电路因工艺变异而造成输出不稳定的问题。

附图说明

图1为显示根据本发明一实施例所述的时钟脉冲数据恢复电路的示意图；

图2A为显示根据本发明一实施例所述的边缘检测器的示意图；

图2B为显示根据本发明另一实施例所述的边缘检测器的示意图；

图3为显示根据本发明另一实施例所述的时钟脉冲数据恢复电路的示意图；

图4为显示根据本发明再一实施例所述的时钟脉冲数据恢复电路的示意图。

上述附图中的附图标记说明如下：

100、300、400～时钟脉冲数据恢复电路；

110、120～延迟器；

130～边缘检测器；

140、178～门式压控振荡器；

150～相位检测器；

160、180～增益放大器；

170～锁相回路电路；

172～相位频率检测器；

174～电荷帮浦；

176～低通滤波器；

179～除频器；

210～与非门；

220～异或门；

CLKD～除频时钟脉冲；

CLKO～输出恢复时钟脉冲；

CLKR～参考时钟脉冲；

DATAIN～输入数据；

DATAOUT～输出恢复数据；

K1、K2～放大倍率；

SC1、SC2～控制信号；

SD1、SD2～延迟信号；

SE～边缘信号；

SPH～相位信号；

SPF～相位频率信号；

SCR～电流信号；

SSC～振荡信号；

VDD～工作电位；

VREF～参考电位

具体实施方式