[发明专利]NPN异质结双极晶体管及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造领域，尤其涉及一种NPN异质结双极晶体管及其制造方法。

背景技术

在半导体集成电路的应用中，通常采用异质结双极晶体管（HBT）实现电路的高频及电流放大。异质结双极晶体管的结构及制作流程，以NPN异质结双极晶体管为例，如图1a和图1b所示，现有异质结双极晶体管的制作流程包括：提供定义有有源区的半导体衬底10；对半导体衬底的有源区进行N型离子注入以形成深N阱区11；在有源区定义集电极区12、基极区13和发射极区14位置，在预定集电极区12进行N离子注入形成N阱区以形成集电极区12，在预定基极区13进行P型离子注入形成P阱区以形成基极区13；形成浅沟槽隔离（STI），以隔离集电极引出端15、基极引出端16及预定的发射极区14；对集电极区12执行N型高掺杂离子注入以形成集电极引出端15，对基极区13执行P型高掺杂离子注入以形成基区电极引出端16，对预定的发射极区14执行N型重掺杂以形成发射极区14，进而形成如图1b所示的NPN异质结双极晶体管。

随着半导体技术的发展，需要更高性能的半导体器件，对于NPN异质结双极晶体管而言，则需要更高的频率特性及电流放大特性，以现有技术制造的异质结双极晶体管结构已不能满足高性能的需求，且现有工艺流程需要多次的离子注入工艺和制作多个STI，因此会增加工艺的繁琐性和成本。

发明内容

本发明提供了一种异质结双极晶体管及其制造方法，在减少工艺流程步骤，节约成本的同时，提高了异质结双极晶体管的器件性能。

本发明采用的技术手段如下：一种NPN异质结双极晶体管的制造方法，包括：

提供定义有有源区的半导体衬底；

在所述有源区预先定义集电极区、基极区、发射极区，所述发射极区位于所述基极区之上，所述基极区位于所述集电极区之上；在所述预先定义的集电极区位于所述半导体衬底表面处定义集电极引出端位置，并在所述预先定义的基极区位于所述半导体衬底表面处定义基极引出端位置，并对有源区进行第二次N型离子注入，以在有源区形成N阱区；

在所述预先定义的集电极引出端与基极引出端之间的所述有源区中形成浅沟槽隔离；

对所述预先定义的基极区和发射极区进行刻蚀以形成凹槽；

在所述凹槽内填充应力硅锗，以形成基极区；

对所述预先定义的集电极引出端和发射极区进行N型高掺杂离子注入以形成集电极引出端和发射极区，对所述预先定义的基极引出端进行P型高掺杂离子注入以形成基区电极引出端。

本发明还提供了一种NPN异质结双极晶体管，包括具有有源区的半导体衬底，其特征在于，所述NPN异质结双极晶体管还包括：

集电极区，由在所述有源区中通过N离子注入形成的N阱构成，并在所述集电极区位于所述半导体衬底表面处预定位置具有通过N型高掺杂离子注入形成的集电极引出端；

基极区，由位于所述集电极区之上的应力硅锗层构成，并在所述基极区位于所述半导体衬底表面处预定位置具有基极引出端；

浅沟槽隔离，位于所述集电极引出端与所述基极引出端之间；

发射极区，由位于所述基极区之上通过N型高掺杂离子注入形成的应力硅锗构成。

本发明提供的NPN异质结双极晶体管及其制造方法，由应力硅锗作为基极区，并只在集电极引出端与基极引出端之间形成浅沟槽隔离，与现有技术相比减少了P型离子注入形成P阱以及通过N型离子注入形成深N阱，且由于应力硅锗可增强NPN晶体管的性能，并可与现有CMOS工艺相匹配，因此，在减少工艺流程步骤，节约成本的同时，提高了异质结双极晶体管的器件性能。

附图说明

图1a为现有技术制造NPN异质结双极晶体管的流程示意图；

图1b为现有技术制造的NPN异质结双极晶体管的结构示意图；

图2a为本发明NPN异质结双极晶体管制造方法流程图；

图2b为本发明NPN异质结双极晶体管结构示意图；

图3a为现有技术制造的NPN异质结双极晶体管的各极能级示意图；

图3b为本发明制造的NPN异质结双极晶体管的各极能级示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。