[发明专利]集成电路芯片和包括集成电路芯片的传输/接收系统

说明书

相关申请的交叉引用

本申请要求2011年8月22日提交的申请号为10-2011-0083696的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及数据传输技术，更具体而言，涉及用于防止在数据传输期间发生串扰的技术。

背景技术

一般而言，在高速数据传输中，可能在传输数据/信号的过程中由于符号间干扰(ISI)、随机噪声等引起抖动。特别地，串扰会引起传输信号的抖动，从而影响数据传输。

图1是示出在传输数据的多个线LINE_0至LINE_3中发生串扰的图。

可以以从图最左边数据到图最右边数据的顺序将数据加载在各个线LINE_0至LINE_3上。

由于在相邻的两个数据线之间出现电容所以发生串扰。当相邻的三条线之中的分别与中心的线相邻的两条线上被加载了电平转变与中心的线上所加载的数据的电平转变相反的数据时，串扰特征会变得更加严重。在这种情况下，数据模式称作为2干扰源-1受干扰对象(2-aggressor-1-victim)模式。

图1的附图标记“101”、“102”、“103”、“104”和“105”说明所述模式。参见模式“101”，第二线LINE_1的数据从逻辑低电平“L”转变为逻辑高电平“H”，但第一线LINE_0和第三线LINE_2的数据全部从逻辑高电平“H”转变为逻辑低电平“L”。因此，由于串扰，可能难以进行第二线LINE_1的数据转变。同样地，如模式“102”、“103”和“105”所示，由于中心的线的数据转变与分别相近于中心线LINE_1或LINE_2的线LINE_0和LINE_2或LINE_1和LINE_3的数据转变相反，所以可能难以进行中心的线LINE_1或LINE_2的数据转变。

在模式“104”的情况下，第二线LINE_1的数据和第三数据线LINE_2的数据可能存在转变困难，因为与第二线LINE_1相邻的数据线LINE_0和LINE_2的数据转变以及与第三线LINE_2相邻的数据线LINE_1和LINE_3的数据转变分别在与第二数据线LINE_1和第三数据线LINE_2的数据转变相反的方向上进行。

图2说明用于防止传输数据的传输芯片中的串扰的现有方案。

参见图2，传输芯片200包括数据模式感测单元210、串扰防止单元220和数据输出电路230。

数据模式感测单元210感测传输芯片200所传输的数据D0至D7的模式并且判断是否在第一至第八数据线LINE_0至LINE_7中的任何数据线中发生串扰。例如，数据模式感测单元210感测相邻的数据线的数据是否具有与图1所示的模式“101”和“105”相同的转变。

串扰防止单元220基于数据模式感测单元210的感测结果，执行用于防止在要传输的数据中发生串扰的操作。可以通过(1)改变数据的延迟值、(2)改变数据的驱动力或(3)改变数据的逻辑值来防止串扰的发生。在(1)改变数据的延迟值的情况下，可以通过增加干扰源数据的延迟值或通过减小被干扰对象数据的延迟值来减少串扰的影响。可以(2)通过用强驱动力控制被干扰对象数据或通过用稍弱的驱动力控制干扰源数据来减小串扰的影响。可以(3)通过将其中所包含的数据反相来移除可以导致串扰的数据模式。

数据输出电路230将从串扰防止单元220所执行的串扰防止操作获得的数据输出到传输芯片200的外部。

简言之，根据现有的串扰防止方案，感测传输的数据的模式且基于感测结果执行串扰防止操作。

图3A和图3B示出第一至第八数据线LINE_0至LINE_7布置在传输芯片200与接收芯片300之间。图3A和图3B中所示的电容器指示存在于第一至第八数据线LINE_0至LINE_7之间的寄生电容分量。

参见图3A，传输芯片200的第一至第八数据引脚0至7的阵列与耦接到各个数据引脚的第一至第八数据线LINE_0至LINE_7的阵列匹配。即，数据引脚编号，例如，“0”与相应数据线LINE_0的位置排序“0”一致。因此，感测图2所示的数据模式并且基于感测结果执行串扰防止操作可以减小串扰的影响。