[发明专利]数据处理方法及装置

说明书

技术领域

本发明涉及计算机系统领域，特别涉及一种数据处理方法及装置。

背景技术

Cache(高速缓冲存储器)，是现代计算机存储系统中最基本最重要的组成部分，其主要作用是缓解高速的处理器和低速的外部存储器之间的性能差异，避免处理器因为等待内存数据而影响性能。

对Cache的读写存储有命中和不命中两种情况，如果需要读写的数据存在于Cache中，称为命中，此时读写Cache速度较快，反之，称为不命中，此时，需要从外部存储器中调出相应的数据块。

现代Cache控制器的基本设计思想是，由上层命令接口发布读写命令，Cache控制器首先检查此命令的地址所对应的数据是否缓存在Cache存储器中，如果命中，则直接在Cache存储器中完成读写操作；如果未命中，则需要暂时阻塞此命令，并向外存发起读命令，然后将外存中读取的数据写入Cache存储器中，再重新调用此前被阻塞的上层命令，从而完成数据读写。

然而，采用该种技术，在操作命令未命中Cache控制器中Cache存储器的情况下，对于Cache存储器的仲裁申请次数和读写次数较多，造成了对于Cache存储器的操作延时和操作占用带宽较大的问题。

发明内容

本发明实施提供一种数据处理方法及装置，在操作命令未命中Cache控制器中Cache存储器的情况下，降低了对于Cache存储器的操作延时和操作带宽。

本发明实施例采用的技术方案为：

一种数据处理方法，包括：

接收操作命令，所述操作命令中包括待操作数据的存储地址；

根据所述存储地址在Cache控制器中的Cache存储器搜索所述待操作数据，当在所述Cache存储器中未搜索到所述待操作数据时，将所述操作命令存储在所述Cache控制器中的未命中命令缓冲区中；

向外存发送读取命令后，将所述外存发送的数据存储在所述Cache控制器的数据缓冲区中，所述数据与所述操作命令对应；

根据所述未命中命令缓冲区中存储的与所述数据对应的操作命令，处理所述外存发送的数据。

一种数据处理装置，包括：

接收单元，用于接收操作命令，所述操作命令中包括待操作数据的存储地址；

搜索单元，用于根据所述存储地址搜索所述待操作数据，当未搜索到所述待操作数据时，将所述操作命令存储；

存储单元，用于向外存发送读取命令后，将所述外存发送的数据存储，所述数据与所述操作命令对应；

处理单元，用于根据所述存储单元存储的与所述数据对应的操作命令，处理所述外存发送的数据。

本发明实施例提供的数据处理方法及装置，首先接收操作命令，然后根据所述存储地址在Cache控制器中的Cache存储器搜索所述待操作数据，当在所述Cache存储器中未搜索到所述待操作数据时，将所述操作命令存储在所述Cache控制器中的未命中命令缓冲区中，再向外存发送读取命令后，将所述外存发送的数据存储在所述Cache控制器的数据缓冲区中，最后根据所述未命中命令，处理所述从外存获取的数据和所述未命中命令携带的数据。现有技术在处理操作命令未命中Cache控制器中Cache存储器的情况时，对于Ca che存储器的仲裁申请次数和读写次数较多，造成了对于Cache存储器的操作延时和操作带宽较大，本发明实施例在处理操作命令未命中Cache存储器的情况时，通过对于需要写入的数据进行合并，或者对于需要读出的数据直接输出，降低了对于Cache存储器的操作延时和操作占用的带宽。提升了Cache存储器的工作性能。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例一提供的一种数据处理方法流程图；

图2为本发明实施例一提供的一种数据处理装置结构示意图；

图3为本发明实施例二提供的一种数据处理方法流程图；

图4为本发明实施例二提供的一种数据处理装置结构示意图。

具体实施方式