[发明专利]栅极半导体器件的替换

说明书

技术领域

本发明大体上涉及的是在衬底上形成集成电路器件，而更具体地涉及的是形成半导体器件的栅极结构。

背景技术

半导体器件的几何结构尺寸持续显著缩小。现今的制造工艺所制造的器件通常具有小于65nm的部件尺寸。然而，在持续满足器件要求的同时，解决与实施新工艺和设备技术相关的问题变得更具挑战性。例如，金属氧化物半导体(MOS)晶体管通常由多晶硅栅电极形成。多晶硅具有有利的热阻性能并且能够形成自对准源极/漏极结构。

然而，为了持续满足性能需求，需要利用金属栅电极替换多晶硅栅电极。一种实施金属栅极的工艺被称为“后栅极”或“栅极替换”方法。在该工艺中，最初形成伪(例如，牺牲的)多晶硅栅极，执行与半导体器件相关的各种工艺，并且随后将伪栅极去除并且将其替换成金属栅极。然而，必须注意的是，在该工艺过程中要为所得到的金属栅极提供充分的功函。在栅极替换技术所要求的工艺步骤的复杂性和数量上也产生了挑战。因此，尽管现今的方法和器件对其目的而言在多方面都是令人满意的和有效的，但仍需要对这些工艺和所得到的器件进行简化和/或改进。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种制造半导体器件的方法，所述方法包括：提供具有第一开口和第二开口的半导体衬底；在所述衬底上形成介电层；在所述第一开口中的所述介电层上形成蚀刻停止层；在所述蚀刻停止层上沉积功函层；以及在所述功函层上形成填充金属，其中，所述填充金属填充了所述第一开口。

在该方法中，还包括：在所述第二开口中的所述介电层上形成所述蚀刻停止层，同时在所述第一区域中形成所述蚀刻停止层。

在该方法中，还包括：此后，将所述蚀刻停止层从所述第二开口中去除。

在该方法中，还包括：在所述第二开口中的所述第一介电层上形成第二功函层，其中，所述第二功函层与所述介电层相接合。

在该方法中，所述介电层是高k电介质。

在该方法中，所述功函层直接与所述蚀刻停止层相接合。

在该方法中，所述介电层直接与所述蚀刻停止层相接合。

在该方法中，所述蚀刻停止层是TaN。

在该方法中，所述蚀刻停止层提供了功函层。

根据本发明的另一方面，还提供了一种制造半导体器件的方法，所述方法包括：在第一器件区域上形成伪栅极结构；在邻近所述伪栅极结构的位置上注入源极区域和漏极区域中的至少一个；在所述注入之后，去除所述伪栅极结构；在去除所述伪栅极结构之后，在所述第一器件区域上形成栅极介电层；在所述栅极介电层上形成蚀刻停止层；以及在所述蚀刻停止层上形成金属栅电极，其中，所述金属栅电极包括形成在所述蚀刻停止层上的功函层。

在该方法中，在所述第一区域中的所述蚀刻停止层上形成所述金属栅电极包括：沉积所述功函层；在覆盖所述功函层的所述第一区域上形成掩模元件；在所述第一区域上形成所述掩模元件的同时，从所述衬底的第二区域中去除所述功函层。

在该方法中，通过化学汽相沉积(CVD)、原子层沉积(ALD)以及物理汽相沉积(PVD)中的至少一种形成所述蚀刻停止层。

在该方法中，形成所述蚀刻停止层包括：同时在第二器件区域上和所述第一器件区域上形成所述蚀刻停止层，并且随后从所述第二器件区域中去除所述蚀刻停止层。

在该方法中，形成所述蚀刻停止层包括：同时在所述第二器件区域和所述第一器件区域上形成所述蚀刻停止层，并且在所述第二器件区域中的所述蚀刻停止层上形成第二功函层。

根据本发明的又一方面，提供了一种半导体器件，包括：半导体衬底；第一栅极结构，形成在所述半导体衬底上，其中，所述第一栅极结构包括栅极介电层、蚀刻停止层、第一功函金属、第二功函金属和填充金属；以及第二栅极结构，形成在所述半导体器件上，其中，所述第二栅极结构包括栅极介电层、第二功函金属和填充金属。

在该半导体器件中，所述第二栅极结构包括所述蚀刻停止层。

在该半导体器件中，所述第一功函金属是p型功函金属，所述第二功函金属是n型功函金属。

在该半导体器件中，所述蚀刻停止层包括中间间隙金属。

在该半导体器件中，所述蚀刻停止层在大约5埃和大约50埃之间。

在该半导体器件中，所述第一栅极结构包括：与所述蚀刻停止层直接接合的所述栅极介电层以及与所述第一功函金属直接接合的所述蚀刻停止层。

附图说明