[发明专利]硅通孔及其填充方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种硅通孔(TSV)；本发明还涉及一种硅通孔填充方法。

背景技术

在高端模拟应用领域以及3d封装领域，硅通孔的需求及应用越来越广泛。通常硅通孔会采用铜填充制程，但是其工艺成本高昂阻碍了TSV更加广泛的应用。目前业界正在研究采用钨(W)填充的TSV工艺来取代铜(Cu)填充的TSV工艺。由于W填充工艺和现有CMOS工艺相兼容，因此其工艺成本可以大幅降低，扩展TSV的应用领域。

现有技术中，由于TSV需要穿透体硅，因此通常深度比较大，业界范围来看大约在10微米～200微米，这是对TSV刻蚀的一大挑战。为了满足刻蚀深度的要求以及平衡刻蚀能力与产出率，TSV的尺寸通常会比较大，达到数个微米(1微米～10微米)。在这样的大尺寸下，通常的W填充工艺是无法满足要求的，因为W通常填充尺寸小于0.5微米的孔。其主要原因在于金属W对于硅来说，其应力差异较大，沉积的厚度有限。由实验可以看出，W一次沉积厚度在8000埃以上对硅片的翘曲度就能产生较大的影响，导致硅片的曲率半径发生明显变化。而针对较大的TSV尺寸，仅仅8000埃的W沉积是无法完全填充满TSV的。因此需要多次填充，从而导致硅片翘曲度进一步恶化，甚至导致超过设备所允许的极限从而无法作业。

由于硅片翘曲度恶化的原因是由于硅片与W之间应力失配造成的，因此通过减少应力失配是减少硅片翘曲度恶化的方法之一。现有技术中一种改善上述应力失配的方法是在金属W和硅片之间嵌入一层200埃～1000埃厚度的二氧化硅缓冲层，通过二氧化硅的缓冲作用缓解W与硅片之间的应力差，与之相比，没有二氧化硅缓冲层的情况下，在TSV中沉积同样厚度的W带来的硅片翘曲度通过曲率半径来衡量会恶化很多。但是由于二氧化硅是绝缘层，导致TSV与衬底之间是互相隔离的，这样就限制了TSV在一些领域中的应用，例如射频应用领域，TSV的一大作用是实现器件的良好的接地，同时为了降低衬底串扰，也希望衬底能够实现良好的接地。

发明内容

本发明所要解决的技术问题是提供一种硅通孔，能够缓解钨层或硅片之间的应力，减少硅片的翘曲度，同时还能保证硅通孔和硅片衬底实现良好的接触；为此，本发明还提供一种硅通孔填充方法。

为解决上述技术问题，本发明提供的硅通孔包括：深沟槽或孔，所述深沟槽或孔由硅片上的硅被刻蚀后形成；原位掺杂的P型无定形硅，该P型无定形硅填充于所述深沟槽或孔中并直接和所述深沟槽或孔的侧壁的硅相接触；钛和氮化钛层，该钛和氮化钛层填充于所述深沟槽或孔中并直接和所述P型无定形硅的相接触；钨层，该钨层填充于所述深沟槽或孔中并直接和所述钛和氮化钛层的相接触。所述钨层、所述钛和氮化钛层和所述P型无定形硅将所述深沟槽或孔完全填充，所述钛和氮化钛层位于所述钨层和所述P型无定形硅之间并作为所述钨层的粘附层和阻挡层，所述P型无定形硅作为缓冲层用于缓解所述钨层和所述硅片之间的应力。

进一步的改进是，所述P型无定形硅的掺杂元素为硼，掺杂浓度为1E18cm^-3～1E21cm^-3，厚度为500埃～3000埃，采用低压化学气相沉积工艺形成，沉积温度为300℃～550℃。

进一步的改进是，所述钨层采用气相沉积工艺形成，沉积温度为300℃～550℃，沉积次数能为多次，每次沉积厚度为5000埃～15000埃。

进一步的改进是，所述钛和氮化钛层采用气相沉积工艺形成，沉积温度为400℃以下，所述钛和氮化钛层中的钛层的厚度为在50埃～200埃，氮化钛层的厚度为100埃～800埃。

为解决上述技术问题，本发明提供的硅通孔填充方法包括如下步骤：

步骤一、在硅片上沉积一层金属前层间膜，利用光刻定义出硅通孔区域，依次刻蚀所述硅通孔区域的所述金属前层间膜和所述硅片并形成深沟槽或孔。

步骤二、在所述深沟槽或孔侧壁和底部沉积一层原位掺杂的P型无定形硅。所述P型无定形硅同时也沉积到所述深沟槽或孔外部的表面区域。

步骤三、在形成有所述P型无定形硅的所述深沟槽或孔侧壁和底部沉积一层钛和氮化钛层；所述钛和氮化钛层同时也沉积到所述深沟槽或孔外部的表面区域。

步骤四、在所述钛和氮化钛层上沉积第一层钨，所述第一层钨将所述深沟槽或孔填满或不填满。

步骤五、对所述第一层钨进行回刻，该回刻以所述钛和氮化钛层的氮化钛层为刻蚀阻挡层，将形成于所述深沟槽或孔外部的表面区域的所述第一层钨去除。