[发明专利]具有二极管搭接的热辅助闪存及其操作和制造方法

说明书

技术领域

本发明是有关于闪存技术，尤其是有关于一种具有二极管搭接的热辅助闪存及其操作和制造方法。

背景技术

闪存为一种类型的非易失性集成电路存储器技术。典型的闪存单元由一场效晶体管FET结构及一阻挡介电层所构成，FET结构具有由一通道隔开的源极及漏极，以及与通道隔开一电荷储存结构的栅极，电荷储存结构包括一隧道介电层、电荷储存层(浮动栅或介电)及一阻挡介电层。依据早期已知的电荷捕捉存储器设计(被称为SONOS装置)，源极、漏极及通道被形成于一硅衬底(S)中，隧道介电层是由氧化硅(O)所组成，电荷储存层是由氮化硅(N)所组成，阻挡介电层是由氧化硅(O)所组成，而栅极包括多晶硅(S)。更多先进的闪存技术已被发展，使用带隙工程隧穿介电材料于介电电荷捕捉单元中。一种带隙工程单元技术被称为BE-SONOS，如Hang-Ting Lue等人说明于″Scaling Evaluation of BE-SONOS NAND FlashBeyond 20nm″，2008 Symposium on VLSI technology，Digest of Papers，June2008，and in H.T.Lue et al.，IEDM Tech.Dig.，2005，pp.547-550。

理想上是可以提供改善闪存的操作速度及耐久性的技术。

发明内容

本发明说明一种存储器装置，其包括用于对装置上的闪存单元进行热退火的资源。可应用一种用于操作闪存的方法，其包括执行读取、编程及擦除操作；及不是穿插在读取、编程及擦除操作之间，就是在读取、编程及擦除操作期间，对阵列中的存储器单元的电荷捕捉结构进行热退火。讨论于下的实验结果显示出，通过修理在编程及擦除循环期间所累积的损坏，适当的退火操作可改善耐久性。举例而言，通过周期性地对阵列中的存储器单元进行退火，可大幅地改善装置的有效耐久性，包括达成1百万循环及更多的耐久性循环性能。又，通过在操作期间(例如在擦除操作期间)施加退火，可改善被影响的操作的性能。在譬如一擦除操作期间，热退火可辅助电子释放，并藉以改善擦除速度。

集成电路存储器可利用字线驱动器及字线终端电路来实施，其因应于译码器电路及可选的其他控制电路以驱动对应的字线上电流。此电流可导致选择的字线的电阻式加热，其被传送至介电电荷捕捉结构以供退火操作用。此种及其他技术可被应用以允许退火操作的弹性运送。

又，可使用一电路来实施一存储器，此电路通过施加一第一偏压至阵列中的字线上的一第一组隔开的位置，同时施加一不同于第一偏压的第二偏压至字线上的一第二组隔开的位置来操作，第一组隔开的位置是穿插在第二组隔开的位置的位置之间，藉以在导致字线之加热的第一与第二组的位置中的位置之间引发电流。

说明于此的技术是适合与BE-SONOS存储器技术及其他闪存技术一起使用。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1A至图1C是为了热退火操作而配置的介电电荷捕捉存储器单元的简化立体图。

图2是为了热退火操作而配置的介电电荷捕捉单元的简化布局图。

图3是为了热退火操作而配置的共通源极型NAND型存储器阵列的示意图。

图4是为了热退火操作而配置的包括分段字线，闪存阵列的一集成电路存储器的方块图。

图5为包括在行之间的绝缘充填沟道的NAND阵列的存储器单元的布局图。

图6为沿着一字线而通过使用n通道装置的类似图5的NAND阵列的剖面图。

图7为沿着垂直于一条通过包括上与下选择晶体管的单元通道的字线的NAND串行的简化剖面图。

图8显示为热退火而配置的存储器单元的替代结构，包括为热隔离而配置在薄膜半导体本体上的介电电荷捕捉存储器单元。

图9为用于施加热退火循环的一种控制顺序的简化流程图。

图10为用于施加热退火循环的另一种控制顺序的简化流程图。

图11为用于施加热退火循环的又另一种控制顺序的简化流程图。

图12为漏极电流对控制栅电压的曲线图，显示施加热退火的实验结果。

图13为门限电压对编程/擦除循环次数的曲线图，显示施加热退火的实验结果。

图14为在第一循环顺序之后，关于编程与擦除单元的门限电压分布的曲线图。

图15为在跟随一热退火的一第二循环顺序之后，关于编程与擦除单元的门限电压分布的曲线图。