[发明专利]栅极结构及形成方法、半导体结构及形成方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种栅极结构及形成方法，具有所述栅极结构的半导体结构及形成方法。

背景技术

多晶硅栅极结构经常用于金属氧化物半导体（MOS）晶体管的制造工艺中。在典型的多晶硅栅极结构形成工艺中，首先在半导体衬底表面形成氧化硅层，在所述氧化硅层表面形成多晶硅层，利用光刻工艺在所述多晶硅层表面形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，依次对所述多晶硅层、氧化硅层进行干法刻蚀，在所述半导体衬底表面形成多晶硅栅极结构，所述多晶硅栅极结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅。

但是，在干法刻蚀所述多晶硅层、氧化硅层形成栅氧化层、多晶硅栅的过程中，干法刻蚀工艺会对栅氧化层和多晶硅栅造成损伤，使得所述栅氧化层和多晶硅栅的侧壁会产生很多缺陷。所述缺陷会影响栅氧化层的完整性，容易使得栅氧化层的可靠性降低，降低所述栅氧化层的击穿电压，同时，所述缺陷还容易使得MOS晶体管的漏电流增加。

为了减少所述干法刻蚀工艺对栅氧化层和多晶硅栅的侧壁所造成的不良影响，现有技术采用再氧化（re-oxidation）工艺。具体的，当形成所述多晶硅栅极结构后，在所述多晶硅栅极结构顶部和侧壁表面、半导体衬底表面利用氧化工艺形成氧化硅层，所述氧化硅层可以增加栅氧化层的完整性，且可修复部分栅氧化层和多晶硅栅侧壁的缺陷。更多关于多晶硅栅极结构再氧化的工艺请参考专利号为US6255206B1的美国专利文献。

发明内容

本发明解决的问题是提供一种栅极结构及形成方法，具有所述栅极结构的半导体结构及形成方法，使得再氧化工艺不会提高多晶硅栅的电阻。

为解决上述问题，本发明技术方案提供了一种栅极结构的形成方法，包括：

提供半导体衬底；

在所述半导体衬底表面形成堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅；

对所述堆叠结构的顶部和侧壁表面进行碳离子注入；

对所述堆叠结构的顶部和侧壁表面进行氮离子注入；

在所述堆叠结构的顶部和侧壁表面形成第一氧化硅层。

可选的，所述碳离子注入、氮离子注入在形成所述第一氧化硅层之前进行。

可选的，所述碳离子注入、氮离子注入在形成所述第一氧化硅层之后进行。

可选的，所述碳离子和氮离子注入为离子注入工艺。

可选的，所述碳离子的注入工艺为：注入能量范围为0.5KeV~5KeV，注入剂量范围为1e14atom/cm²~1e16atom/cm²，离子注入的倾斜角度为7°~40°。

可选的，所述氮离子的注入工艺为：注入能量范围为0.5KeV~5KeV，注入剂量范围为1e14atom/cm²~1e16atom/cm²，离子注入的倾斜角度为7°~40°。

可选的，所述碳离子和氮离子注入为辉光放电离子掺杂工艺。

可选的，所述碳离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV~2KeV，掺杂浓度范围为1e20atom/cm³~1e21atom/cm³。

可选的，所述氮离子辉光放电离子掺杂工艺为：掺杂能量范围为0.1KeV~2KeV，掺杂浓度范围为1e20atom/cm³~1e21atom/cm³。

可选的，形成所述第一氧化硅层的工艺为再氧化工艺。

可选的，形成所述多晶硅栅时原位掺杂有杂质离子。

可选的，所述碳离子注入的能量大于所述氮离子注入的能量。

本发明技术方案还提供了一种栅极结构，包括：

半导体衬底，位于所述半导体衬底表面的堆叠结构，所述堆叠结构包括位于所述半导体衬底表面的栅氧化层和位于所述栅氧化层表面的多晶硅栅，位于所述堆叠结构顶部和侧壁表面的第一氧化硅层，

其中，靠近第一氧化硅层的多晶硅栅和栅氧化层内注入有碳离子和氮离子。

可选的，所述多晶硅栅内掺杂有杂质离子。

可选的，与所述碳离子相比，所述氮离子更靠近所述堆叠结构顶部和侧壁表面。

本发明技术方案还提供了一种半导体结构的形成方法，包括：

提供半导体衬底；