[发明专利]改善快闪存储器擦除性能的方法

说明书

技术领域

本发明涉及快闪存储器领域，特别涉及一种改善快闪存储器擦除性能的方法。

背景技术

众所周知，快闪存储器(flash memory)是一种非易失性存储器(Non-volatilememory)，其包括大量的存储单元。每一个存储单元包括能够保存电荷的浮动栅极场效应晶体管。

典型的快闪存储器通过改变浮动栅极中电子的数量来存储数据：将电子注入到一个存储单元的浮动栅极时，该存储单元的阈值电压增加，这时该存储单元处于已编程状态；而当将该存储单元的浮动栅极中俘获的电子去除后，该存储单元的阈值电压降低，这时该存储单元处于已擦除状态。

因此，如果在一个存储单元的浮动栅极中有电子，则该存储单元处于已编程状态，可被写入数据；如果在一个存储单元的浮动栅极中没有电子，则该存储单元处于已擦除状态。

快闪存储器的擦除操作是块擦除，每次擦除操作都是某个区域一定数量的存储单元在同时进行，不会对每一个存储单元进行单独的擦除操作。

对快闪存储器所进行的擦除操作，是对某个区域一定数量存储单元的浮动栅极施加负电压、衬底施加正电压。每一次对某个区域一定数量存储单元的浮动栅极施加负电压、衬底施加正电压，被称一次“擦除”。

由于各个存储单元不可能完全相同，所以每次擦除操作完成之后，擦除区域内存储单元的阈值电压呈现一种分布状态。

如图1所示，即为一次擦除操作完成之后，擦除区域内存储单元的阈值电压呈现一种分布状态。

即，每施加一次电压，即完成一次擦除操作；但是一次擦除操作完成之后，不能保证擦除区域被成功擦除，即擦除区域内的存储单元可能不能全部通过擦除校验。

图2为现有技术在一轮擦除操作过程中检测难以被擦除的存储单元的示意流程图。

从过程上来看：如图2所示，在现有技术的芯片使用过程中，检测难以被擦除的存储单元的一轮擦除的简易流程举例如下：每次擦除操作完成后，都需要进行擦除校验过程，检验擦除区域内各个存储单元的阈值电压(Vt)是否都小于某个预设的擦除校验(EV)电压值。如果没有通过擦除校验、即没有全部达到Vt<EV的要求，就需要对该区域重新继续进行擦除操作，直到通过擦除校验、即该区域所有存储单元的阈值电压都符合要求为止。此时才认为完成了一轮擦除操作。即，一次完整的一轮擦除操作过程可能包括多次擦除操作。

图3A为一次擦除操作完成之后，擦除区域内各个存储单元的阈值电压(Vt)全部满足Vt<EV的要求时的擦除区域内存储单元的阈值电压分布的示意图；如图3A所示，如果擦除区域内各个存储单元的阈值电压(Vt)全部都达到要求，即小于某个预设的擦除校验(EV)电压值，那么，在现有技术中，就不需要对该区域重新进行擦除操作。

但是，图3B为一次擦除操作完成之后，擦除区域内一部分难以被擦除的存储单元（尾部比特）的阈值电压(Vt)不满足Vt<EV的要求时的擦除区域内存储单元的阈值电压分布的示意图；如图3B所示，如果擦除区域内各个存储单元的阈值电压(Vt)有一部分没有达到要求，则有一部分存储单元的阈值电压大于某个预设的擦除校验(EV)电压值。那么，在现有技术中，就需要对该区域重新进行擦除操作。其中，这部分阈值电压大于某个预设的擦除校验电压值(Vt>EV)的存储单元,被称作尾部比特(tail bit)，也称作难以被擦除的存储单元。

快闪存储器的擦除操作是块擦除，每次擦除完成后都需要擦除区域内所有存储单元的阈值电压都达到要求。由于工艺偏差，疲劳老化等原因，存储单元中会出现一些如图3B的尾部比特(tail bit)所示的难以被擦除的存储单元。这些难以被擦除的存储单元，在其擦除过程中，阈值电压(Vt)很难减小到预设的擦除校验(EV)电压值以下，需要重复多次擦除才能使其符合要求。

由于这些难以被擦除的存储单元的存在，使得在绝大部分存储单元已经满足Vt<EV的要求的情况下，还需要对擦除区域进行多次擦除操作，才能使这些不易被擦除的存储单元的阈值电压也可以满足要求。

因此，现有技术的缺陷是：由于这些难以被擦除的存储单元的存在，需要对擦除区域进行多次擦除操作，快闪存储器一轮擦除操作过程所用的时间被大大延长了，快闪存储器的擦除性能被影响了，快闪存储器的擦除速度被减缓了。

因此，如何设计一种改善快闪存储器擦除性能的方法，其避免反复进行擦除操作，减轻难以被擦除的存储单元对快闪存储器擦除性能的影响，同时提高快闪存储器的擦除速度，减少一轮擦除操作过程所用的时间，即为本案发明人所欲解决的方向所在。

发明内容