[发明专利]一种开关电容全数字混频器和抗混叠滤波器

说明书

技术领域

本发明涉及一种改进的开关电容全数字混频器和抗混叠滤波器，尤其涉及一种可动态调整接入电路电容容值的方法及改善滤波器相频特性的方法。

背景技术

一些通信系统对于信号的相位特性有着一定的要求，优化相位特性也对于信号无失真传输有着重要的意义，然而现有的数字滤波器没有太多地关注相频特性。本发明改进了数字滤波器实现方式，使其更易于优化相频特性，并提出了优化相频特性的方法。

为了提高开关电容数字滤波器的相频响应的线性度以及尽最大可能优化幅频特性，需要提高此滤波器中历史电容与旋转电容比值以及缓存电容与旋转电容的比值。然而由于工艺因素的限制，比值的变化范围十分有限且不够精细，不利于改善频率响应特性。

发明内容

为了克服在现有的工艺条件下难以在集成电路中实现全数字开关电容滤波器的重要参数的大范围且精确的调整，本发明提供了一种开关电容全数字混频器和抗混叠滤波器。本发明能够实现对电容容值及电容之间比值的更大范围和更高精确度的调整，实现更加灵活的滤波器参数调整并使滤波器的频率响应特性，尤其是相频特性得到更好地优化。

本发明所采用的技术方案是：一种开关电容全数字混频器和抗混叠滤波器的电路，整个电路由完全相同的两个混频和抗混叠滤波电路以伪差分方式构成；其中，每个混频和抗混叠滤波电路包括：m个历史电容Ch₁-Ch_m、2nk个旋转电容Cr₁-Cr_2nk、i个缓存电容Cb₁-Cb_i和4n+3+m+2nk+i个MOS管Mh₁-Mh_m；所有MOS管的源极均与其衬底相连；每个电容均并联一个MOS管，输入电流源与MOS管M1的漏极相连，MOS管M1的源极与历史电容Ch₁一端、MOS管M₂、MOS管M₄、MOS管M₆、……、MOS管M_4n的漏极相连，m个历史电容依次串联后接地；MOS管M₂、MOS管M₄、MOS管M₆、……、MOS管M_4n的源极分别依次串联k个旋转电容后接地，MOS管M₂、MOS管M₄、MOS管M₆、……、MOS管M_4n的源极分别与MOS管M₃、MOS管M₅、MOS管M₇、……、MOS管M_4n+1的源极相连；MOS管M₃、MOS管M₅、MOS管M₇、……、MOS管M_4n+1的漏极依次相连后分别与MOS管M_4n+2和MOS管M_4n+3的漏极相连，MOS管M_4n+2的源极接地，MOS管M_4n+3的源极依次串联i个缓存电容后接地。 

本发明的有益效果是，本发明通过将若干确定工艺条件下集成电路上可实现的电容进行串联来得到更小容值的电容，并将每个电容与一个开关MOS管并联，通过数字位控制通断来控制电容接入电路中或是被短路。由此即可实现电容容值和电容之间比值的更大范围变化和更精确的控制，相比现有的电容容值固定的实现方式有了很大提高。另外，实现这一目标之后，提高历史电容与旋转电容比值以及提高缓存电容与旋转电容比值均可以改善频率响应特性，尤其是相频特性的线性度可以得到提高。

附图说明

图1是本发明开关电容全数字混频器和抗混叠滤波器的电路原理图

图2是参数a或b趋近于1时的相位线性化原理解释示意图；

图3是参数a或b趋近于1时的相频特性示意图；

图4是参数a或b趋近于0时的相位线性化原理解释示意图；

图5是参数a或b趋近于0时的相频特性示意图；

图6是参数a或b值为0.5时的相频特性示意图。

具体实施方式

本发明的原理是：将若干确定工艺条件下集成电路上可实现的电容进行串联来得到更小容值的电容，并将每个电容与一个开关MOS管并联，通过数字位控制通断来控制电容接入电路中或是被短路。由此即可实现电容容值和电容之间比值的更大范围变化和更精确的控制。