[发明专利]具有嵌入式浮点结构的数字信号处理模块

说明书

本发明涉及一种专用处理模块，其包括第一浮点算术操作器级、第二浮点算术操作器级以及在所述专用处理模块内的可配置互连，所述可配置互连用于将信号路由到所述第一和第二浮点算术操作器级中的每一级中并且将信号路由出所述第一和第二浮点算术操作器级中的每一级。在某些实施例中，可配置互连可以被配置为将多个模块输入路由到第一浮点算术操作器级的输入，将模块输入中的至少一个路由到第二浮点算术操作器级的输入，将第一浮点算术操作器级的输出路由到第二浮点算术操作器级的输入，将模块输入中的至少一个路由到另一个这种模块的直接连接输出，将第一浮点算术操作器级的输出路由到直接连接输出，以及将来自另一个这种模块的直接连接输入路由到第二浮点算术操作器级的输入。

技术领域

本发明涉及可编程集成电路器件，尤其是可编程集成电路器件内的专用处理模块。

背景技术

考虑可编程逻辑器件(PLD)作为集成电路器件的一个例子，由于使用PLD的应用在复杂性方面增加，因此将PLD设计为除了包括通用可编程逻辑资源的模块以外，还包括专用处理模块，这已经变得很普遍。这类专用处理模块可以包括PLD上的密集的电路，这些电路已经部分或全部硬接线以完成一个或更多特定任务，例如逻辑或数学运算。专用处理模块还可以包括一个或更多专用结构，例如可配置的存储器元件阵列。通常实施在这类专用处理模块中的结构的例子包括：乘法器、算术逻辑单元(ALU)、桶式移位器、各种存储器元件(例如，FIFO/LIFO/SIPO/RAM/ROM/CAM和寄存器文件)、AND/NAND/OR/NOR阵列等，或它们的组合。

在PLD上已经提供的一个特别有用类型的专用处理模块是数字信号处理(DSP)模块，数字信号处理模块可以用于处理例如音频信号。这类模块通常也称为乘积累加(“MAC”)模块，因为他们包括执行乘法操作，以及相加和/或累加乘法操作的结构。

例如，由加利福利亚州圣何塞市Altera公司销售的、作为和家族一部分的PLD包括DSP模块，每个DSP模块包括多个乘法器。那些DSP模块中的每一个还包括加法器和寄存器，以及允许模块的各个部件以不同方式配置的可编程连接器(例如，多路复用器)。

通常情况下，在这类专用处理模块内的算术操作器(加法器和乘法器)已经是定点操作器。若需要浮点操作器，则用户将利用器件的通用可编程逻辑，或利用专用处理模块内的定点操作器与通用可编程逻辑中的加法逻辑的组合来在专用处理模块外构造它们。

发明内容

根据本发明的实施例，专用处理模块，例如上述的DSP模块，除了在DSP模块内可用的功能以外，可以通过包含浮点加法来增强它。这减少了在专用处理模块外面构建浮点功能的需要。加法功能可以是根据IEEE754-1985标准而全部或部分专用(即“硬逻辑”)实现的加法，并可以用于加法操作、乘加(MADD)操作或向量(点积)操作，它们中的任意一个可以是实数或复数。浮点加法器电路可以被合并到DSP模块中，并且可以独立地访问，或与DSP模块中的乘法器组合使用或甚至是与相邻DSP模块中的乘法器组合使用。

因此，根据本发明的实施例，在可编程集成电路器件上提供了一种专用处理模块。该专用处理模块包括第一浮点算术操作器级(stage)、第二浮点算术操作器级以及在所述专用处理模块内的可配置互连，所述可配置互连用于将信号路由到所述第一和第二浮点算术操作器级中的每一级中并且将信号路由出所述第一和第二浮点算术操作器级中的每一级。还提供了一种包括多个这类专用处理模块的可编程集成电路器件。

在某些实施例中，专用处理模块包括多个模块输入、至少一个模块输出、来自另一个专用处理模块的直接连接输入以及到另一个专用处理模块的直接连接输出。在那些实施例中的某些实施例中，可配置互连被配置为将多个模块输入路由到第一浮点操作器级的输入，将模块输入中的至少一个路由到第二浮点操作器级的输入，将第一浮点操作器级的输出路由到第二浮点操作器级的输入，将模块输入中的至少一个路由到直接连接输出，将第一浮点操作器级的输出路由到直接连接输出，以及将直接连接输入路由到第二浮点操作器级的输入。

附图说明