[发明专利]一种基于神经元MOS管的电压型四值施密特触发器电路

权利要求书

1.一种基于神经元MOS管的电压型四值施密特触发器电路；其特征是：所述基于神经元MOS管的电压型四值施密特触发器电路包括阈0.5电路（11）、阈1.5电路（12）、阈2.5电路（13）和四值信号传输控制电路（14）；

所述阈0.5电路（11）分别连接有电源V_DD、电源V₂以及输入信号端V_in；

所述阈1.5电路（12）分别连接有电源V_DD、电源V₂、电源V₁以及输入信号端V_in；

所述阈2.5电路（13）分别连接有电源V_DD、电源V₁以及输入信号端V_in；

所述四值信号传输控制电路（14）分别连接有电源V_DD、电源V₁、电源V₂以及输出信号端V_out；

所述阈0.5电路（11）、阈1.5电路（12）以及阈2.5电路（13）分别与四值信号传输控制电路（14）相连接。

2.如权利要求1所述的一种基于神经元MOS管的电压型四值施密特触发器电路，其特征是：所述阈0.5电路（11）包括具有回差特性的阈0.5反相运算电路和阈0.5运算电路；

所述阈0.5反相运算电路和阈0.5运算电路由互补型的阈0.5反相器、普通二值 CMOS反相器和反馈电路构成；所述互补型阈0.5反相器包括神经元pMOS管m_p1和神经元nMOS管m_n1；所述普通二值CMOS反相器包括pMOS管m_p2和nMOS管m_n2；

所述神经元pMOS管m_p1的源极接电源V_DD，神经元pMOS管m_p1的漏极接所述神经元nMOS管m_n1的漏极, 神经元pMOS管m_p1有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容C_p1、电容C_p2和电容C_p3；所述神经元nMOS管m_n1的源极接地，神经元nMOS管m_n1有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容C_n1、电容C_n2和电容C_n3；所述CMOS反相器中pMOS管m_p2的源极接电源V_DD，pMOS管m_p2的漏极接CMOS反相器中nMOS管m_n2的漏极，nMOS管m_n2的源极接地; 所述CMOS反相器中pMOS管m_p2的栅极与nMOS管m_n2的栅极相接作为CMOS反相器的输入端；所述CMOS反相器的输入端与所述神经元pMOS管m_p1的漏极和所述神经元nMOS管m_n1的漏极相连接；所述神经元nMOS管m_n1的一个栅输入端和所述神经元pMOS管m_p1的一个栅输入端与输入信号端V_in相接；所述神经元pMOS管m_p1的另一个栅输入端与电源V_DD相连接，神经元pMOS管m_p1的剩余一个输入栅与所述CMOS反相器中pMOS管m_p2的漏极和nMOS管m_n2的漏极相接形成正反馈电路；所述神经元nMOS管m_n1的另一个栅输入端接电源V₂，神经元nMOS管m_n1的剩余一个输入栅与所述CMOS反相器中pMOS管m_p2的漏极和nMOS管m_n2的漏极相接形成正反馈电路；

所述阈1.5电路（12）包括具有回差特性的阈1.5反相运算电路和阈1.5运算电路；所述阈1.5反相运算电路和阈1.5运算电路由互补型的阈1.5反相器、普通二值CMOS反相器以及反馈电路组成；所述互补型阈1.5反相器包括神经元pMOS管m_p3和神经元nMOS管m_n3；所述普通二值CMOS反相器包括pMOS管m_p4和nMOS管m_n4；

所述神经元pMOS管m_p3的源极接电源V_DD，神经元pMOS管m_p3的漏极接神经元nMOS管m_n3的漏极，神经元pMOS管m_p3有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容C_p4、电容C_p5和电容C_p6；所述神经元nMOS管m_n3的源极接地，神经元nMOS管m_n3有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容C_n4、电容C_n5和电容C_n6；所述CMOS反相器中pMOS管m_p4的源极接电源V_DD，pMOS管m_p4的漏极接CMOS反相器中nMOS管m_n4的漏极，nMOS管m_n4的源极接地；所述CMOS反相器中pMOS管m_p4的栅极与nMOS管m_n4的栅极相接作为CMOS反相器的输入端；所述CMOS反相器的输入端与所述神经元pMOS管m_p3的漏极和所述神经元nMOS管m_n3的漏极相连接；所述神经元nMOS管m_n3的一个栅输入端和所述神经元pMOS管m_p3的一个栅输入端与输入信号端V_in相接；所述神经元pMOS管m_p3的另一个栅输入端接电源V₂，神经元pMOS管m_p3的剩余一个输入栅与所述CMOS反相器中pMOS管m_p4的漏极和nMOS管m_n4的漏极相接形成正反馈电路；所述神经元nMOS管m_n3的另一个栅输入端接电源V₁，神经元nMOS管m_n3的剩余一个输入栅与所述CMOS反相器中pMOS管m_p4的漏极和nMOS管m_n4的漏极相接形成正反馈电路；

所述阈2.5电路（13）包括具有回差特性的阈2.5反相运算电路和阈2.5运算电路；所述阈2.5反相运算电路和阈2.5运算电路由互补型的阈2.5反相器、普通二值CMOS反相器以及反馈电路组成；所述阈2.5反相器包括神经元pMOS管m_p5和神经元nMOS管m_n5；所述普通二值 CMOS反相器包括pMOS管m_p6和nMOS管m_n6；

所述神经元pMOS管m_p5的源极接电源V_DD，神经元pMOS管m_p5的漏极接所述神经元nMOS管m_n5的漏极，神经元pMOS管m_p5有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容C_p7、电容C_p8和电容C_p9；所述神经元nMOS管m_n5的源极接地，神经元nMOS管m_n5有三个栅输入端，这三个输入栅极与浮栅之间的耦合电容分别为电容C_n7、电容C_n8和电容C_n9；所述CMOS反相器中pMOS管m_p6的源极接电源V_DD，pMOS管m_p6的漏极接CMOS反相器中nMOS管m_n6的漏极，nMOS管m_n6的源极接地；所述CMOS反相器中pMOS管m_p6的栅极与nMOS管m_n6的栅极相接作为CMOS反相器的输入端；所述CMOS反相器的输入端与所述神经元pMOS管m_p5的漏极和所述神经元nMOS管m_n5的漏极相连接；所述神经元nMOS管m_n5的一个栅输入端和所述神经元pMOS管m_p5的一个栅输入端与输入信号端V_in相接，所述神经元pMOS管m_p5的另一个栅输入端接电源V₁，神经元pMOS管m_p5的剩余一个输入栅与所述CMOS反相器中pMOS管m_p6的漏极和nMOS管m_n6的漏极相接形成正反馈电路；所述神经元nMOS管m_n5的另一个栅输入端接地，神经元nMOS管m_n5的剩余一个输入栅与所述CMOS反相器中pMOS管m_p6的漏极和nMOS管m_n6的漏极相接形成正反馈电路；

所述四值信号传输控制电路（14）由pMOS管m_p7、pMOS管m_p8、pMOS管m_p9和nMOS管m_n7、nMOS管m_n8、nMOS管m_n9组成；

所述pMOS管m_p7的源极接电源V_DD，pMOS管m_p7的漏极接所述nMOS管m_n7的漏极，pMOS管m_p7的栅极连接至所述阈0.5电路（11）中普通二值CMOS反相器中pMOS管m_p2和nMOS管m_n2的漏极；所述nMOS管m_n7的源极接地，nMOS管m_n7的栅极连接至所述阈2.5电路（13）中普通二值CMOS反相器中pMOS管m_p6和nMOS管m_n6的漏极；所述pMOS管m_p8的漏极和所述pMOS管m_p9的源极串接于电源V₂与输出信号端V_out之间，pMOS管m_p8的栅极连接至所述阈0.5电路（11）中神经元pMOS管m_p1和神经元nMOS管m_n1的漏极；所述nMOS管m_n8的源极和nMOS管m_n9的漏极串接于输出信号端V_out与电源V₁之间；所述nMOS管m_n9的栅极接至所述阈2.5电路（13）中神经元pMOS管m_p5和神经元nMOS管m_n5的漏极；所述pMOS管m_p9的栅极和所述nMOS管m_n8的栅极相连接至所述阈1.5电路（13）中普通二值CMOS反相器中pMOS管m_p4和nMOS管m_n4的漏极。