[发明专利]连接器

说明书

【技术领域】

本发明涉及一种连接器，特别是一种内存连接器，其接脚之间的间距较宽，可以方便电路的布局。

【背景技术】

随着半导体制程的进步，让电子产品的制造成本减少。然而，制程的进步，也造成在电路设计上需要根据新的制程改变其电路布局。举例来说，传统计算机的动态随机存取内存(Dynamic Random Access Memory，DRAM)的连接器是使用双列式封装(Dual Inline Package，DIP)制程来制作连接器的接脚(pin)。随着半导体制程的进步，表面黏着组件(Surface Mount Device，SMD)的封装制程方式日益普及，已经逐渐取代传统的DIP封装制程。

然而，若是DRAM的连接器都改以既有的SMD制程来制做其接脚，主机板上的表面电路布局都必需要重新设计，因为以目前既有的SMD制程所制做出的连接器的接脚间距小于DIP制程所制做出来的接脚间距，其可布局讯号线的使用空间缩短，故走线由原先的一至三条(依照布局需求最多可三条)缩减至只能一条，因而大大地增加在电路板的电路布局设计的难度。

图1为传统以DIP制程所制做出内存连接器的接脚的示意图。如图1所示，在内存连接器100上，以DIP制程所制做出来的接脚102以四排不定点对称的方式排列在连接器100的底部。图2为以SMD制程所制做出的内存连接器的示意图。如图2所示，在内存连接器200上，以SMD制程所制做出来的接脚202仅以两排对称的方式排列，由此看出图2的接脚202的排列方式不同于图1的接脚102，而且图2的接脚202与接脚202彼此之间的间距小于在图1中的接脚102与接脚102之间的间距。因此存在一种因应旧有需求的SMD制程的内存连接器的接脚设计，可以增加接脚与接脚之间的间距，降低电路布局设计的难度。

【发明内容】

鉴于以上的问题，本发明提供一种内存连接器的接脚设计，藉以解决习用接脚之间的间距过小，其可布局讯号线的使用空间缩短的问题。

本发明的另一个目的在于提出一种内存连接器的接脚设计，让接脚之间的间距可以加宽，让原本主机板的走线布局不用做大幅度的更动。

根据上述目的，本发明涉及一种连接器，包括有本体与多个接脚。本体具有一底部，且定义一纵向方向，而接脚以交错排列的方式沿纵向方向设置于底部上。其中接脚以表面连着装置(Surface Mount Device，SMD)的制程方式制造，且底部包含多个凹槽，这些凹槽是对应于每个接脚设置于底部两侧，且这些接脚之间的间距在25 ~ 30 密尔(mils)之间。

上述的连接器，其中这些接脚更包含多个第一接脚、多个第二接脚、多个第三接脚与多个第四接脚。第一接脚位于连接器的底部的第一侧边，第二接脚与第一接脚相邻，且第一接脚与第二接脚以交错方式排列，第三接脚与第二接脚相邻，第四接脚位于连接器的底部的第二侧边，第四接脚与第三接脚相邻，且第三接脚与第四接脚以交错的方式排列。

上述的连接器，其中第一接脚与第三接脚以向本体的底部的第一侧边方向弯折，而第二接脚与第四接脚以向本体的底部的第二侧边方向弯折。

上述的连接器，其中第一接脚与第三接脚以本体沿纵向方向的一中心线为对称中心对称设置，第二接脚与第四接脚以中心线为对称中心对称设置。

上述的连接器，其中本体的底部包含多个凹槽，这些凹槽是对应于这些接脚，沿纵向方向延伸设置于底部两侧。

上述的连接器，其中这些接脚之间的间距在25 ~ 30 密尔(mils)之间。

本发明另外涉及一种连接器，包括有本体、多个第一接脚、多个第二接脚、多个第三接脚以及多个第四接脚。其中本体包含一底部，且定义一纵向方向，多个第一接脚位于连接器的底部的第一侧边，第二接脚与第一接脚相邻，且第一接脚与第二接脚以交错方式排列，第三接脚与第二接脚相邻，第四接脚位于连接器的底部的第二侧边，第四接脚与第三接脚相邻，且第三接脚与第四接脚以交错的方式排列。其中，第一接脚与第三接脚以向本体的底部的第一侧边方向弯折，而第二接脚与第四接脚以向本体的底部的第二侧边方向弯折。

上述的连接器，其中这些第一接脚、第二接脚、第三接脚与第四接脚是以表面黏着装置(Surface Mount Device，SMD)的制程方式制作。

上述的连接器，其中本体的底部包含多个凹槽，这些凹槽是对应于这些接脚，沿纵向方向延伸设置于底部两侧。

上述的连接器，其中每排接脚彼此间的间距为25 ~ 30 密尔(mils)宽。