[发明专利]采样脉冲型触发器

权利要求书

1.一种采样脉冲型触发器，其特征在于，包括：

第一数据信号输入单元和第二数据信号输入单元，用于提供第一数据信号和第二数据信号，所述第一数据信号和第二数据信号互补；

时钟信号输入单元，用于提供时钟信号；

第一信号输出单元和第二信号输出单元，输出第一信号和第二信号，所述第一信号和第二信号互补；

第一或非逻辑单元，所述第一或非逻辑单元分别与所述时钟信号输入单元、所述第一信号输出单元和第二信号输出单元相连，用于在所述时钟信号、所述第一信号和第二信号的控制下输出第一门控的延迟时钟信号；

第二或非逻辑单元，所述第二或非逻辑单元分别与所述时钟信号输入单元、所述第一信号输出单元和第二信号输出单元相连，用于在所述时钟信号、所述第一信号和第二信号的控制下输出第二门控的延迟时钟信号；

第一充放电单元，所述第一充放电单元分别与所述时钟信号输入单元、所述第一数据信号输入单元和所述第一或非逻辑单元相连，用于在所述时钟信号和所述第一门控的延迟时钟信号同为高电平时对所述第一数据信号进行条件采样；

第二充放电单元，所述第二充放电单元分别与所述时钟信号输入单元、所述第二数据信号输入单元和所述第二或非逻辑单元相连，用于在所述时钟信号和所述第二门控的延迟时钟信号同为高电平时对所述第二数据信号进行条件采样；和

保持单元，所述保持单元分别与所述时钟信号输入单元、所述第一或非逻辑单元、所述第二或非逻辑单元相连，用于实现所述第一信号的上保持通路或下保持通路断开。

2.如权利要求1所述的采样脉冲型触发器，其特征在于，还包括：

第一PMOS管，所述第一PMOS管的漏极接电源，所述第一PMOS管的栅极与所述时钟信号输入单元相连，所述第一PMOS管的源极与所述第一充放电单元相连，用于在所述时钟信号为低电平时将所述第一PMOS管的源极预充电至高电平；

第二PMOS管，所述第二PMOS管的漏极接所述电源，所述第二PMOS管的栅极与所述第一数据信号输入单元相连，所述第二PMOS管的源极与所述第一PMOS管的源极相连；

第三PMOS管，所述第三PMOS管的漏极接所述电源，所述第三PMOS管的栅极与所述第一或非逻辑单元的输出端相连，所述第三PMOS管的源极与所述第二PMOS管的源极相连；和

第四PMOS管，所述第四PMOS管的漏极接所述电源，所述第四PMOS管的栅极与所述第一PMOS管的源极相连，所述第四PMOS管的源极与所述第一信号输出单元相连，用于在所述第一PMOS管的源极为低电平时将所述第一信号充电至高电平。

3.如权利要求1所述的采样脉冲型触发器，其特征在于，所述第一或非逻辑单元包括：

第八PMOS管，所述第八PMOS管的栅极与所述第一信号输出单元相连，所述第八PMOS管的源极与所述时钟信号输入单元相连；

第九PMOS管，所述第九PMOS管的漏极接电源，所述第九PMOS管的源极与所述第八PMOS管的漏极相连；

第十PMOS管，所述第十PMOS管的漏极接所述电源，所述第十PMOS管的栅极与所述第八PMOS管的漏极相连；

第十NMOS管，所述第十NMOS管的漏极与所述时钟信号输入单元相连，所述第十NMOS管的栅极与所述第二信号输出单元相连；

第十一PMOS管，所述第十一PMOS管的漏极与所述第十NMOS管的源极相连，所述第十一PMOS管的栅极分别与所述第十NMOS管的栅极和所述第九PMOS管的栅极相连，所述十一PMOS管的源极接所述电源；和

第十一NMOS管，所述第十一NMOS管的漏极与所述第十PMOS管的源极相连，所述第十一NMOS管的栅极与所述第十一PMOS管的漏极相连，所述第十一NMOS管的源极接地。