[发明专利]数据处理系统、方法及装置

说明书

技术领域

本发明涉及通信领域，具体而言，涉及一种数据处理系统、方法及装置。

背景技术

未来计算机的发展存在两条路线：一条是多核X86中央处理器（Central Processing Unit，简称为CPU），主要是针对数据库、操作系统执行的处理架构；，另一条是众核的高性能并行计算架构。由于受到空间、电力以及、冷却等因素的限制，高性能计算系统从过去的高主频单核X86处理器转向了多核，但多核系统目前也面临着当内核数量超过16个以后，该多核系统的性能无法随着内核数量进行数线性扩展，同时还会受到以及并行软件限制等等问题。，在这一背景下，图形处理单元（Graphic Processing Unit，简称为GPU）、信息完整性编码（Message Integrity Code，简称为MIC）等众核技术的出现，出现了实现为高性能计算的GPU、MIC等众核技术。带来了新的希望。

众核系统最初的工作就是完成3D图形的生成，随着众核的可编程性不断增强，可编程浮点单元已经成为众核内部的主要运算力量，并且调用越来越方便，编程门槛不断降低。众核的应用能力已经远远超出了图形渲染任务，利用众核完成通用计算的研究逐渐增多活跃起来，将GPU用于图形渲染以外领域的计算领域已经成为众核使用的必然趋势热点，因此，需要迫切要求提供一种基于众核的新的并行编程模型以及并行编程系统中间件。

然而，但现有的各种基于众核的计算系统都存在着不同的各种问题，例如：如功能定制化、可扩展性差，从而难以支持不同的网络结构，也并不能适应大规模产品化的需求。，因此，目前众核的应用还主要是科研性质的超级计算机等，具有功能单一、能耗大的缺点特点，很难推广到其它的应用领域，限制了众核的有效应用。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明提供了一种数据处理系统、方法及装置，以至少解决现有技术中众核资源得不到有效利用的技术问题。

根据本发明的一个方面，提供了一种数据处理系统，包括：中央处理器CPU、以及一个或多个众核处理器，其中，CPU，与一个或多个众核处理器连接，用于与一个或多个众核处理器进行通信，并且对一个或多个众核处理器进行控制；一个或多个众核处理器，用于在CPU的控制下，接收待处理的数据，并对待处理的数据进行处理。

优选地，CPU还用于从与CPU相连的众核处理器中选择处理负荷小于第一预定处理阈值的一个或多个众核处理器。

优选地，CPU还用于在一个或多个众核处理器接收待处理的数据之前将待处理的数据分为一个或多个计算任务；将一个或多个计算任务发送至一个或多个众核处理器。

优选地，CPU还用于在一个或多个众核处理器对接收到的待处理的数据进行处理时，检测一个或多个众核处理器的工作状态；根据检测结果对一个或多个众核处理器对应的待处理的数据进行操作。

根据本发明的一个方面，提供了一种数据处理方法，包括：在中央处理器CPU的控制下，与CPU相连的众核处理器中的一个或多个众核处理器接收待处理的数据；一个或多个众核处理器对接收到的待处理的数据进行处理。

优选地，在一个或多个众核处理器接收待处理的数据之前，还包括：从与CPU相连的众核处理器中选择处理负荷小于第一预定处理阈值的一个或多个众核处理器。

优选地，在一个或多个众核处理器接收待处理的数据之前，还包括：将待处理的数据和/或待处理的数据所对应的处理步骤分为一个或多个计算任务；将一个或多个计算任务发送至一个或多个众核处理器。

优选地，将待处理的数据和/或待处理的数据所对应的处理步骤分为一个或多个计算任务，包括：确定一个或多个众核处理器的数量；根据一个或多个众核处理器的数量将待处理的数据和/或待处理的数据所对应的处理步骤分为一个或多个计算任务。

优选地，在将待处理的数据和/或待处理的数据所对应的处理步骤分为一个或多个计算任务之后，还包括：为一个或多个计算任务分配不同的编号，其中，编号用于指示计算任务的执行顺序。

优选地，在中央处理器CPU的控制下，与CPU相连的众核处理器中的一个或多个众核处理器接收待处理的数据包括：CPU为各个与CPU相连的众核处理器均分配一个计算管理线程；对于每个计算管理线程，当接收到待处理数据时，该计算管理线程调用与该计算管理线程对应的众核处理器对接收到的待处理的数据进行处理。