[发明专利]用于堆叠晶片封装体的多晶片构造块及其制造方法

说明书

本申请是申请号为200910222337.6、申请日为2009年11月13日、名称为“用于堆叠晶片封装体的多晶片构造块”的中国发明专利申请的分案申请。

技术领域

本发明的实施方式属于半导体封装领域，并且更特别地，属于用于堆叠晶片（die）封装体（package）的多晶片构造块领域。

背景技术

当今的消费电子市场经常会需要要求非常繁复的电路的复杂功能。随着基本构造块的尺寸越来越小（例如晶体管），每次改良换代都会使单个镜片上能够集成更为繁复的电路。另一方面，虽然这种缩放通常被视为尺寸的减小，但从另一个角度来讲，希望被包含在半导体封装体中的半导体晶片的数量实际上可以不断增大，从而在单个封装体内能够包括多功能组件或增大的容量。

C4焊球（solder ball）连接多年来被用于提供半导体器件和衬底之间的倒装芯片互连。倒装芯片或受控塌陷芯片连接（C4）是用于半导体器件的一种安装类型，所述半导体器件例如集成电路（IC）芯片、MEMS或利用焊锡块来连接而不是引线接合（wire bonding）的组件。焊锡块被熔敷在C4位于衬底封装体的顶侧上的焊盘上。为了将半导体器件安装到衬底上，将其翻转——使有源侧朝向安装区域。焊锡块用于将半导体器件直接连接到衬底。然而，这种方法可能会受到安装区域的尺寸的限制并且可能不易适用于堆叠晶片。

另一方面，传统的引线接合方法可能限制可以合理地包含在单个半导体封装体中的半导体晶片的数量。此外，当试图将大量半导体晶片封装到半导体封装体中时，可能引起一般的结构问题。因此，还需要对半导体封装体的演进进行额外改进。

发明内容

本发明提供了一种用于堆叠晶片封装体的多晶片构造块，该多晶片构造块包括：具有第一表面和第二表面的弯曲条带，每个表面包括多个电迹线；第一晶片，其通过第一组多个互连耦合到所述弯曲条带的所述第一表面的所述多个电迹线；以及第二晶片，其通过第二组多个互连耦合到所述弯曲条带的所述第二表面的所述多个电迹线。

本发明提供了一种半导体封装体，该半导体封装体包括：衬底；被堆叠的多个多晶片构造块，耦合到所述衬底的表面，其中每个多晶片构造块包括：具有第一表面和第二表面的弯曲条带，每个表面包括多个电迹线；第一晶片，其通过第一组多个互连耦合到所述弯曲条带的所述第一表面的所述多个电迹线；第二晶片，其通过第二组多个互连耦合到所述弯曲条带的所述第二表面的所述多个电迹线；以及模塑件，其被置于所述衬底之上，并且包裹所述被堆叠的多个多晶片构造块。

一种用于制造堆叠晶片封装体的多晶片构造块的方法，该方法包括：提供具有第一表面和第二表面的弯曲条带，每个表面包括多个电迹线；通过第一组多个互连将第一晶片耦合到所述弯曲条带的第一表面的多个电迹线；以及通过第二组多个互连将第二晶片耦合到所述弯曲条带的第二表面的多个电迹线。

附图说明

图1说明了根据本发明的实施方式的用于堆叠晶片封装体的双晶片构造块的剖面图；

图2说明了根据本发明的实施方式包括一对双晶片构造块的堆叠晶片封装体的剖面图；

图3说明了表示根据本发明的实施方式使用制造用于堆叠晶片封装体的双晶片构造块的方法来进行操作的流程图；

图4说明了根据本发明的实施方式用于堆叠晶片封装体的四晶片构造块的剖面图。

具体实施方式

本文说明用于堆叠晶片封装体的多晶片构造块。在以下说明中，提出了多个具体细节（例如具体尺寸），以便提供对本发明的实施方式的充分理解。本领域技术人员应该清楚本发明的实施方式可以在不具有这些具体细节的情况下被实施。在其他实例中，并没有对公知的功能（例如具体的半导体晶片的功能等）进行详细说明，以免使本发明的实施方式显得不必要地模糊。此外，应该理解到，附图中所示的各实施方式是示例性表示并且不必按比例绘制。