[发明专利]用于保护不受静电放电伤害的高性能器件

说明书

技术领域

本发明涉及电子器件，并且具体而言涉及旨在用于保护部件不受静电放电伤害的那些电子器件。

背景技术

静电放电(静电放电：ESD)例如导致在1纳秒中的30安培电流峰值接着是在10纳秒之上的10安培电流。

用于保护的第一途径包括使用与触发装置相关联的单个保护电路，例如大尺寸三端双向可控硅开关元件。然而，尽管这种电路对于吸收强ESD放电而言是高效的，但是在存在弱ESD放电的情况下在快速触发方面并不有效。

第二途径包括使用具有较小尺寸的若干ESD保护电路，每个ESD保护电路与触发电路相关联。这种保护装置此时在存在弱ESD放电的情况下是高效的，但是在存在强ESD脉冲的情况下并不有效，这是由于触发单个保护电路并不保证触发其他保护电路。

在公开号为2246885A1的欧洲专利申请中描述了ESD保护结构的示例。该结构包括相同单元的集合，这些单元按照形成可触发三端双向可控硅开关元件的三元组的方式布置成环形矩阵。由于对于三元组的所有三端双向可控硅开关元件而言，阳极-阴极距离并不同，因而这在效率方面可能受到限制。此外，在某些情况中，在若干三元组的连续触发之间可能存在死区，这可能在ESD事件期间在待保护的接触或者部件的端子处产生过电压峰值。

发明内容

根据一个实施例，提出了一种用于保护不受静电放电伤害的器件，其使得可以对弱ESD放电高效，并且使得可以对大ESD快速放电，同时降低在ESD事件期间出现死区的风险。

根据一个方面，提出了一种保护不受静电放电伤害的半导体器件，其包括用于保护不受静电放电伤害的若干模块，所述模块包括与触发装置耦合的可触发元件，所述模块通过电阻性网络的介入连接在两个端子之间。

根据本方面的一个一般特征，该器件包括与所有模块接触的共同半导体层，每个可触发元件具有至少一个栅极，每个模块的尺寸被确定以便在存在所述静电放电的情况下处于饱和状态中，触发装置包括对所有可触发元件而言共同并且其输出连接到所有可触发元件的栅极的单个触发电路。

ESD保护模块的尺寸确定按照使该模块在ESD事件期间达到饱和的方式执行。一旦饱和，则大于饱和电流的电流穿过该模块，并且该模块将过量电流扩散到共同半导体层中。

此外，由于存在与所有模块接触的这一共同半导体层，所以模块中的一个模块一被触发，这一过量电流就促成对所述模块的最邻近的一个或者多个模块的触发。换言之，饱和电流逐步由所有模块共享，并且每个饱和的模块通过多米诺效应促成触发其最近的一个或者多个邻居，从而极大降低出现死区的风险。

这因此使得可以具有对保护模块的非常快速的触发，并且能够吸收强的静电放电，同时避免击穿也可以具有小尺寸的单个保护模块。

保护模块的结构可以非常多样。

因此，每个模块可以包括形成所述模块的所述可触发元件的三端双向可控硅开关元件，或者也可以包括例如形成所述模块的所述可触发元件的晶闸管以及与所述晶闸管的端子反平行连接的二极管。

该模块可以被布置成矩阵网络。

根据另一方面，提出了一种集成电路，其包括诸如以上限定的至少一个器件。

附图说明

在检视绝不以任何方式限制的实施例的详细描述和所附附图之后，本发明的其他特征和优点将变得明显，在附图中：

图1至图9是根据本发明的器件的不同实施例的示意性图示。

具体实施方式

在图1中，标记DIS指示形成用于保护电子部件CMP不受静电放电(静电放电：ESD)伤害的器件。部件CMP连接到器件DIS的第一端子BP以及第二端子BN。

该组件可以是集成电路的一部分。

通过指示，当部件CMP起作用时，端子BP可以连接到正电压VP，而端子BN可以连接到负电压VN或者零电压(接地)。

当部件CMP不起作用时，其可以经历静电放电，这通常导致可以达到若干安培的简短的电流脉冲。

因此，该电流脉冲穿过器件DIS而不穿过待保护的部件CMP是适当的。

器件DIS因此旨在吸收这一电流脉冲，并且避免在部件CMP的端子处的过电压。

注意到器件的端子BP和BN也可以分别例如连接到印刷电路的输入/输出接触和接地轨线，或者分别连接到集成电路的输入/输出接触和电源轨线是适当的。