[发明专利]SOI MOS晶体管

说明书

技术领域

本发明涉及半导体晶体管领域，尤其涉及一种抑制SOI MOS（Metal Oxide Semiconductor）晶体管浮体效应的SOI MOS晶体管。 

背景技术

SOI（Silicon On Insulator）是指绝缘体上硅技术，SOI技术是公认的二十一世纪的主流半导体技术之一。SOI技术有效地克服了体硅材料的不足，充分发挥了硅集成电路技术的潜力，正逐渐成为制造高速、低功耗、高集成度和高可靠超大规模集成电路的主流技术。 

SOI MOS根据有源体区是否耗尽分为部分耗尽SOI MOS（PDSOI）和全耗尽SOI MOS（FDSOI）。一般来说全耗尽SOI MOS顶层硅膜比较薄，薄膜SOI硅片成本高，另一方面，全耗尽SOI MOS阈值电压不易控制。目前普遍采用的是部分耗尽SOI MOS。部分耗尽SOI MOS的有源体区并未完全耗尽，使得体区处于悬空状态，碰撞电离产生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOI NMOS沟道电子在漏端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累从而抬高体区电势，使得SOI NMOS的阈值电压降低继而漏电流增加，导致晶体管的输出特性曲线IdVd有翘曲现象，这一现象称为Kink效应。Kink效应对晶体管和电路性能以及可靠性产生许多不利影响，在晶体管设计时应尽量抑制。对于SOIPMOS，由于空穴的电离碰撞电离产生的电子-空穴对远低于SOI NMOS，因此SOI PMOS中的Kink效应不明显。 

为了解决部分耗尽SOI NMOS，通常采用体接触（body contact）的方法将“体”接固定电位（源端或地），常用的体接触结构有T型栅结构，H型栅结构和BTS结构。但是，T型栅、H型栅结构由于P 型Si区体电阻的存在而不能有效抑制浮体效应，而沟道越宽，体电阻越大，浮体效应越显著。且栅两端的源体、漏体会产生侧向漏电，进而影响晶体管整体性能。BTS结构直接在源区形成P+区，其缺点是源漏不对称，使得源漏无法互换，有效沟道宽度减小，并且，源端的接触引进了较大的寄生电容，使得晶体管性能变差。 

参考图1和图2，现有技术的H型栅结构的SOI MOS晶体管中，体接触区同时与源区和漏区体接触，由于源区和体接触区以及漏区和体接触区的侧向漏电，源漏之间会通过体接触区形成电流通路，从而造成器件漏电流的增大。进而使得两侧poly成为伪MOS管，影响器件整体性能。 

因此，希望可以提出一种用于解决上述问题的SOI MOS晶体管。 

发明内容

本发明的目的是提供一种体接触SOI MOS晶体管，所述SOI MOS晶体管为对称结构，源漏两端可以互换，且可以更有效的抑制浮体效应，减小侧向漏电、体电阻及体源、体漏寄生电容。 

根据本发明的目的，提供了一种SOI MOS晶体管，包括： 

形状连续的有源区，形成于SOI衬底的SOI层中； 

H型或T型栅极，包括主栅部分和至少一个扩展栅部分，其中每个扩展栅部分位于主栅部分在宽度方向上的一个末端并在主栅部分的长度方向上延伸； 

源区和漏区，分别位于主栅部分两侧的有源区中； 

源端体接触区，位于源区一侧的有源区中，并由扩展栅部分与源区隔离； 

与源端体接触区分开的漏端体接触区，位于漏区一侧的有源区中，并由扩展栅部分与漏区隔离； 

其中，对于扩展栅部分之一的外侧具有源端体接触区和/或漏端体接触区的情况，主栅部分在该扩展栅部分的一端在宽度方向上延伸超过有源区的边界。 

与现有技术相比，本发明具有以下优点： 

1)更有效抑制浮体效应； 

2)减小长沟道晶体管寄生电容和寄生电阻的影响； 

3)减小侧向泄漏电流； 

4)源漏两端可以互换。 

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显： 

图1是根据现有技术的一种H型栅结构的SOI MOS晶体管的俯视示意图； 

图2是根据现有技术的另一种H型栅结构的SOI MOS晶体管的俯视示意图； 

图3是根据本发明的一个实施例的H型栅结构的SOI MOS晶体管的俯视示意图。 

具体实施方式