[发明专利]一种改善侧墙氮化硅不同区域的厚度均匀性的方法

说明书

技术领域

本发明涉及半导体集成电路的制造领域，尤其涉及一种改善侧墙氮化硅不同区域的厚度均匀性的方法。

背景技术

在半导体集成电路制造工艺中，侧墙（Spacer）是制作半导体CMOS器件必需的一个结构，不仅能够保护栅极，搭配上浅掺杂（Lightly Doped Drain，简称LDD）工艺，还能够很好地降低短沟道效应。

 目前，传统的侧墙工艺较多采用二氧化硅和氮化硅的复合层（其中氮化硅是外层），而到了65纳米工艺及其以下工艺时，对于氮化硅薄膜的沉积要求越来越高，不仅需要低温沉积制程（小于300~600℃），还需要其具有很好的均匀性，尤其是对于不同区域（如单个多晶栅区域的大线宽处和如静态存储器SRAM的多晶栅区域的小线宽处），其侧壁厚度均匀性要求极高，一般来说，普通炉管沉积的氮化硅薄膜，其沉积均匀性虽然较好但其沉积温度较高（大于650℃），不能满足器件的热预算的要求。

图1是本发明背景技术中传统工艺沉积小线宽处氮化硅薄膜的结构示意图，图2是本发明背景技术中传统工艺沉积大线宽处氮化硅薄膜的结构示意图；对比图1和图2可知，在65纳米及其以下更小线宽要求的制程中，如图1所示的小线宽结构1上随着氮化硅薄膜12沉积的进行，其多晶栅11的两边上角处形成的悬挂膜（overhang）越来越厚，侧壁和底部的沉积量越来越少，直至悬挂膜相连接形成封口停止了厚度的增加；而如图2所示的大线宽结构2上随着氮化硅薄膜22沉积的进行，其多晶栅21的两边则不会形成悬挂膜；这样在同样增加厚度的情况下，两种区域的氮化硅膜厚的均匀性将会有巨大的差异，进而造成产品良率的降低。

发明内容

本发明公开了一种改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，包括以下步骤：

步骤S1：在一半导体结构上，沉积侧墙氧化物层覆盖所述半导体结构的上表面后；

步骤S2：沉积侧墙氮化物层覆盖所述侧墙氧化物层的上表面，于小线宽处区域上形成悬挂膜；

步骤S3：采用原位等离子刻蚀工艺部分刻蚀所述侧墙氮化物层，以去除悬挂膜；

步骤S4：依次重复步骤S2、S3直至最终形成的侧墙氮化物层的厚度符合工艺需求；

其中，所述原位等离子刻蚀工艺采用的等离子在反应腔室内产生。

上述的改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，所述小线宽处区域为静态存储器SRAM的多晶栅区域。

上述的改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，所述半导体结构包括设置在硅衬底上的阱区，及部分嵌入设置所述阱区内的浅沟隔离槽，阱区上设置有多个多晶栅，所述侧墙氧化物层覆盖暴露的阱区及浅沟隔离槽的上表面、所述多个多晶栅的上表面及其侧壁。

上述的改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，所述多晶栅与所述阱区之间设置有多晶栅氧化物层。

上述的改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，步骤S2中沉积侧墙氮化物层的沉积温度小于300-600℃。

上述的改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，步骤S3中采用NF₃、H₂的原位等离子进行等离子刻蚀工艺。

上述的改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，所述原位等离子刻蚀工艺采用的等离子在进行工艺步骤2、3的反应腔室内直接生成。

上述的改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，在刻蚀去除小线宽处区域上的悬挂膜的同时，覆盖在大线宽处区域上的氮化硅薄膜也被部分刻蚀。

上述的改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，所述大线宽处区域为单个多晶栅区域。

上述的改善侧墙氮化硅不同区域的厚度均匀性的方法，其中，所述侧墙氧化物层的材质为二氧化硅，所述侧墙氮化物层的材质为氮化硅。

综上所述，由于采用了上述技术方案，本发明提出一种改善侧墙氮化硅不同区域的厚度均匀性的方法，通过采用原位等离子刻蚀工艺去除小线宽处沉积侧壁氮化物层形成的悬挂膜，以避免其造成封口影响多晶栅侧壁上氮化物层厚度的生长，同时部分去除大线宽处的侧壁氮化物层的厚度，以减小大、小线宽处区域侧壁氮化物层厚度的差异，从而有效的提高产品的良率。

附图说明

图1是本发明背景技术中传统工艺沉积小线宽处氮化硅薄膜的结构示意图；

图2是本发明背景技术中传统工艺沉积大线宽处氮化硅薄膜的结构示意图；

图3-9是本发明改善侧墙氮化硅不同区域的厚度均匀性的方法的流程结构示意图。