[发明专利]一种大动态范围高速光子相关器

权利要求书

1.一种大动态范围高速光子相关器，其特征在于，包括一高速通道、一低速通道，还包括一FPGA芯片电路、一DSP芯片电路、一计算机，所述DSP芯片电路分别连接所述FPGA芯片电路、所述计算机；

所述FPGA芯片电路对高速通道进行运算，所述DSP芯片电路对低速通道进行运算。

2.根据权利要求1所述的一种大动态范围高速光子相关器，其特征在于：所述FPGA芯片电路包括一采样时间设置模块、一复位模块、一光子计数模块、一FPGA相关运算模块和一监视通道；

所述DSP芯片电路包括一DSP相关运算模块、一存储器，所述DSP相关运算模块通过所述存储器存储光子计数值，形成通道所需要的延迟时间，并由所述DSP芯片电路的硬件乘法器完成光子计数值的乘法运算，扩展了所述光子相关器的动态范围。

3.根据权利要求1所述的一种大动态范围高速光子相关器，其特征在于：所述采样时间设置模块包括译码器、触发器、计数器和比较器；所述采样时间设置模块通过对系统时钟分频得到采样时钟信号：采样时钟频率等于输入的系统时钟频率除以分频系数，所述计算机根据用户的设置计算出分频系数，并发送给DSP芯片电路，DSP芯片电路再将分频系数写入FPGA芯片电路内部的采样时间设置模块，通过计数器对系统时钟进行计数，并与分频系数进行比较，实现对系统时钟的分频，即可得到预期的采样时钟信号。

4.根据权利要求3所述的一种大动态范围高速光子相关器，其特征在于：所述复位模块包括译码器和触发器，所述复位模块用于产生系统复位信号，当复位信号为高电平时，清空高速通道的相关函数值；当复位信号为低电平时，高速通道工作。

5.根据权利要求4所述的一种大动态范围高速光子相关器，其特征在于：所述光子计数模块包括两个计数器、两个锁存器和多路数据选择器；在采样时钟信号的驱动下，两个所述计数器交替运行，实现对光子脉冲的无缝计数并将计数结果输出给所述FPGA相关运算模块。

6.根据权利要求5所述的一种大动态范围高速光子相关器，其特征在于：所述高速通道包括12组相关通道，所述FPGA相关运算模块包括12组相关运算通道，第一组相关运算通道包含16个相关通道单元，其他组相关运算通道结构相同，均包含8个相关通道单元。每个相关通道单元均包括移位寄存器、乘法器、数据类型转换器、浮点累加器和锁存器；

所述乘法器包括两个输入，所述光子计数模块得到的光子计数值分别送入所述移位寄存器和所述乘法器，所述移位寄存器的输出接入所述乘法器；输入的两个光子计数值在所述乘法器内进行相乘运算，运算结果通过数据类型转换器由整形数转换为32位浮点格式数，再送入浮点累加器进行累加，累加结果即为该通道的相关函数值，经过锁存器锁存后，输出给所述DSP芯片电路。

7.根据权利要求6所述的一种大动态范围高速光子相关器，其特征在于：所述监视通道包括两个累加器和两个数据类型转换器；其中一个所述累加器由采样时钟信号的上升沿驱动，对采样次数进行累加，获得总采样次数；另一个所述累加器对光子计数值进行累加，获得总光子数；总采样次数和总光子数分别通过数据类型转换器由整形数转换为32位浮点格式数后，输出给所述DSP芯片电路。

8.根据权利要求1至7中任意一项所述的一种大动态范围高速光子相关器，其特征在于：所述DSP芯片电路内的所述DSP相关运算模块通过所述存储器存储光子计数值，形成通道所需要的延迟时间，并由DSP的硬件乘法器完成光子计数值的乘法运算，再对乘积进行累加，将累加结果转换成32位浮点格式数，得到各通道的相关函数值，通过USB接口传输给所述计算机，所述计算机通过反演算法，得到颗粒的粒度分布。