[发明专利]降低N型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法

权利要求书

1.降低N型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法，其特征在于，包括以下顺序步骤：

步骤1：在具有N型掺杂多晶硅和非掺杂多晶硅的衬底板上沉积一层硬掩膜层，分别形成N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层，对非掺杂多晶硅硬掩膜层进行刻蚀使得其厚度小于N型掺杂多晶硅硬掩膜层；

步骤2：在不同厚度的N型掺杂多晶硅硬掩膜层和非掺杂多晶硅硬掩膜层上沉积一防反射层，对整个器件进行预设定图案进行刻蚀，刻蚀至露出N型掺杂多晶硅为止；

步骤3：去除刻蚀过程留下在器件表面的残留物，后对器件进行刻蚀分别形成N型掺杂多晶硅栅极和非掺杂多晶硅栅极。

2.根据权利要求1所述方法，其特征在于，所述非掺杂多晶硅硬掩膜层和N型掺杂多晶硅硬掩膜层之间的厚度差值通过以下公式计算：

THM_Ppoly=ERHM_HMERPpoly_HM×TPpoly_etch]]>

其中：T_{HM_Ppoly}为厚度差，

ER_{HM_HM}为硬掩膜层刻蚀速度，

ER_{Ppoly_HM}为非掺杂多晶硅刻蚀速度，

T_{Ppoly_etch}为需要被刻蚀的非掺杂多晶硅的厚度，T_{Ppoly_etch}通过以下公式计算：

T_{Ppoly_etch}＝T_{Ppoly_remain}

其中：T_{Ppoly_remain}为常规技术中非掺杂多晶硅刻蚀剩余量，T_{Ppoly_remain}通过以下公式计算：

TPpoly_remain=Tpoly-ERPpoly_polyERNpoly_poly×Tpoly]]>

其中：T_poly为多晶硅总厚度，

ER_{Ppoly_poly}为非掺杂多晶硅刻蚀速率，

ER_{Npoly_poly}为N型掺杂多晶硅刻蚀速率。

3.根据权利要求1所述方法，其特征在于，所述非掺杂多晶硅硬掩膜层刻蚀时间通过以下公式计算：

TimeHM_etch=THM_PpolyERHM_HM]]>

其中：Time_{HM_etch}为非掺杂多晶硅硬掩膜层刻蚀时间，

ER_{HM_HM}为硬掩膜层刻蚀速率，

T_{HM_Ppoly}为需要被刻蚀除去非掺杂多晶硅硬掩膜层的厚度，T_{HM_Ppoly}通过以下公式计算：

THM_Ppoly=ERHM_HMEMPpoly_HM×TPpoly_etch]]>

其中：T_{HM_Ppoly}为厚度差，

ER_{HM_HM}为硬掩膜层刻蚀速度，

ER_{Ppoly_HM}为非掺杂多晶硅刻蚀速度，

T_{Ppoly_etch}为需要被刻蚀的非掺杂多晶硅的厚度，T_{Ppoly_etch}通过以下公式计算：

T_{Ppoly_etch}＝T_{Ppoly_remain}

其中：T_{Ppoly_remain}为常规技术中非掺杂多晶硅刻蚀剩余，T_{Ppoly_remain}通过以下公式计算：

TPpoly_remain=Tpoly-ERPpoly_polyERNpoly_poly×Tpoly]]>

其中：T_poly为多晶硅总厚度，

ER_{Ppoly_poly}为非掺杂多晶硅刻蚀速率，

ER_{Npoly_poly}为N型掺杂多晶硅刻蚀速率。