[发明专利]倒扣电气互连衬底的裸芯片测试装置

说明书

技术领域

本发明涉及裸芯片的可靠性测试技术，特别是涉及倒扣电气互连衬底的裸芯片测试装置。

背景技术

整机系统的小型化、智能化要求高性能、高集成度和高可靠性的组件或模块。组件和模块的广泛应用促进了对裸芯片的巨大需求。高可靠整机系统要求高可靠的组件和模块，这些高可靠的组件和模块均需要已知其质量和可靠性信良好裸芯片。KGD（Known Good Die，已知合格芯片）是通过对裸芯片的功能测试、参数测试、老化筛选和可靠性试验使裸芯片在技术指标和可靠性指标上达到封装成品的等级要求的裸芯片。现在组件或模块采用的裸芯片都是未经全参数测试和老炼筛选的未知质量和可靠性的裸芯片，特别是进口裸芯片的质量和可靠性更不能保证。因此，如何保证所使用的裸芯片能够达到所要求的可靠性水平成为一个急需解决的问题。

传统的技术针对裸芯片主要是通过常温下的探针测试而获得一定质量保障的裸芯片，不能进行全参数测试，更无法满足高可靠应用场合需要对微波裸芯片进行－55℃～125℃温度范围的性能参数测试和高温老炼筛选的要求。一种稍微改进的方式是通过临时封装夹具设计技术进行裸芯片的临时封装测试和老炼筛选，但是，对于较薄的裸芯片容易在芯片装卸载过程中因受力不均而损伤甚至压碎裸芯片，如GaAs MMIC（Monolithic Microwave Integrated Circuit，单片微波集成电路）微波裸芯片，其芯片厚度小于150um。此外，该结构是将芯片固定压力全部压在芯片上，受力部分在芯片的键合区，对于芯片键合区较少的产品，在测试、筛选过程中容易导致裸芯片的横向位移，影响对准精度和损伤芯片焊盘。因此，以上两种裸芯片可靠性保证方法在应用上均具有较大的局限性。

发明内容

基于此，有必要针对上述问题，提供一种倒扣电气互连衬底的裸芯片测试装置，能够实现极薄裸芯片的参数测试和老化筛选。

一种倒扣电气互连衬底的裸芯片测试装置，包括：

电气互连衬底和为该电气互连衬底提供机械支撑的夹具，所述夹具包括底座、支架及弹力机构，其中，所述弹力机构与所述支架活动连接，所述支架与所述底座固定连接，所述底座中设有与裸芯片放置区域相对应的经过抛光打磨的金属表面，所述电气互连衬底的上表面与所述弹力机构过盈连接，所述电气互连衬底的下表面与所述裸芯片放置区域相对应。

上述倒扣电气互连衬底的裸芯片测试装置，与传统技术中将芯片倒扣的方式不同，本发明提出了一种将芯片平整朝上地放置于底座中，而将电气互连衬底倒扣于芯片之上，同时改进了夹具的结构以及采用经过抛光打磨的金属表面帮助裸芯片散热，从而实现了极薄裸芯片准确的参数测试和老化筛选，使裸芯片在技术指标和可靠性指标上达到封装成品等级要求的同时，确保不给裸芯片带来额外损伤。

在其中一个实施例中，还包括：

位于所述电气互连衬底和所述底座之间的薄膜，其中，所述薄膜设有与所述裸芯片放置区域相对应的开口。

实施本实施例，所述薄膜主要用于防止裸芯片横向位移，并且能够隔绝电气互连衬底与底座的电连接。

在其中一个实施例中，所述电气互连衬底采用双面挠性覆铜薄膜，由导电金属材料层和聚酰亚胺基片通过粘结剂粘合。

实施本实施例，所述电气互连衬底采用双面挠性覆铜薄膜，挠性覆铜薄膜材料具有良好的化学稳定性和加工相容性，能实现在裸芯片测试中对每个键合区均有良好的接触。

附图说明

图1为本发明倒扣电气互连衬底的裸芯片测试装置的示意图；

图2为本发明倒扣电气互连衬底的裸芯片测试装置的剖面图；

图3为本发明倒扣电气互连衬底的裸芯片测试装置的剖面放大图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

图1为本发明倒扣电气互连衬底的裸芯片测试装置的示意图。

图2为本发明倒扣电气互连衬底的裸芯片测试装置的剖面图，包括：

电气互连衬底3和为该电气互连衬底3提供机械支撑的夹具，所述夹具包括底座1、支架及弹力机构，其中，所述弹力机构与所述支架活动连接，所述支架与所述底座1固定连接，所述底座1中设有与裸芯片12放置区域相对应的经过抛光打磨的金属表面，所述电气互连衬底3的上表面与所述弹力机构过盈连接，所述电气互连衬底3的下表面与所述裸芯片12放置区域相对应。