[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体器件制造方法领域，特别地，涉及一种具有外延源漏区域的晶体管的制造方法。

背景技术

半导体集成电路技术在进入到90nm特征尺寸的技术节点后，维持或提高晶体管性能越来越具有挑战性。在目前的主流技术中，对于PMOS而言，人们采用在源漏区形成沟槽后外延生长硅锗的方法，提供压应力挤压晶体管的沟道区，从而提高PMOS的性能。同时，对于NMOS而言，为了实现同样目的，在源漏区外延硅碳的方法也逐渐被采用。参见附图1，图中是现有的具有外延源漏区域的晶体管结构示意图，在衬底1中刻蚀形成源漏区的沟槽，并外延锗硅或碳硅形成外延源漏区域2，从而向沟道区域提供应力。

另一方面，在小尺寸晶体管中，由于存在漏极感应势垒降低(DIBL，Drain induction barrier lower)效应，需要采用HALO工艺等防止刺穿现象(punch through)的产生。HALO注入的粒子可以是磷或砷，一般剂量大于3e13cm^-3。HALO结构器件通过提高源漏结附近的局部掺杂浓度，阻止源漏耗尽区向沟道区扩展而形成的电荷共享效应，防止源漏穿通，减小漏电流，提高栅控能力，降低阈值电压漂移，从而抑制短沟道效应(SCE，Short channel effect)和DIBL效应。

目前存在的问题是，如果在外延前进行HALO注入，高剂量的注入将会导致源漏凹槽表面处晶体结构遭到破坏，从而影响到后续源漏外延生长硅锗；而如果在外延后进行HALO注入，高剂量的注入将导致外延层的应力释放，从而降低了源漏应力抑制SCE和DIBL效应的效果。因此，需要提供一种新的具有外延源漏区域的晶体管的制造方法，以解决上述问题，从而更好地确保晶体管性能。

发明内容

本发明提供一种半导体器件制造方法，用于制造具有外延生长源漏区域的晶体管，其在源漏沟槽中先外延与阱相同杂质的外延层作为保护层，防止CMOS的器件的串通，以替代HALO或者部分代替HALO的作用，然后，再进行源漏区域外延，通过这种方法可以增加器件的性能及稳定性。本发明的方法具体包括：

提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入；形成栅极绝缘层、栅极，定义栅极图形；形成虚设间隙壁，其覆盖在所述栅极的侧壁上；形成源漏区域沟槽；外延生长源漏区域保护层，其位于所述源漏区域沟槽的侧壁和底部；外延生长源漏区域，其向晶体管沟道区域提供应力；进行LDD掺杂，并且不执行HALO工艺或者执行剂量比常规HALO工艺更小的HALO工艺；形成源漏间隙壁；进行退火处理，形成源漏区域；在所述源漏区域上形成金属硅化物，其作为所述源漏极的接触。

根据本发明的一个方面，所述源漏区域保护层厚度优选地为掺杂浓度为1e12cm^-3-1e22cm^-3，优选地为5e19cm^-3。

根据本发明的一个方面，所述源漏区域保护层的材料为SiX，其中，对于PMOS，X为三族元素或三族元素与锗的组合；对于NMOS，X为五族元素或五族元素与锗的组合；其中，所述源漏区域保护层掺杂的三族元素为硼(B)，五族元素为磷(P)；其中，PMOS中SiX为硅硼(Si:B)或锗硅硼(SiGe:B)，NMOS中SiX为硅磷(Si:P)或锗硅磷(SiGe:P)。

根据本发明的一个方面，对于PMOS，所述源漏区域保护层为直接外延生长硅与三族元素或硅与三族元素与锗的组合，或者，先生长部分外延硅缓冲层后再生长硅与三族元素或硅与三族元素与锗的组合；对于NMOS，所述源漏区域保护层为直接外延生长硅与五族元素或硅与五族元素与锗的组合，或者，先生长部分外延硅缓冲层后再生长硅与五族元素或硅与五族元素与锗的组合。

根据本发明的一个方面，形成所述源漏区域沟槽的工艺包括干法刻蚀，湿法刻蚀，或者两者的结合。

根据本发明的一个方面，在形成栅极绝缘层、栅极的步骤中，所述栅极的材料为多晶硅，并且，采用后栅工艺，即，在形成所述金属硅化物之后，去除多晶硅材料的所述栅极，形成栅极空洞，在该栅极空洞中填充金属，从而形成金属栅极。

根据本发明的一个方面，在形成栅极绝缘层、栅极的步骤中，采用先栅工艺，即，所述栅极的材料为金属。

根据本发明的一个方面，所述半导体器件制造方法适用于高k/金属栅先栅与后栅集成工艺。

根据本发明的一个方面，在形成栅极图形之后和外延生长源漏区域之前，进行LDD掺杂，并且不执行HALO工艺或者执行剂量比常规HALO工艺更小的HALO工艺。