[发明专利]一种有源器件集成化电路装置

权利要求书

1. 一种有源器件集成化电路装置，包括滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块、电源VCC；其特征在于：

电源VCC为滤波电路模块、加法器电路模块、低通滤波电路模块、链型集中参数电路模块供电，滤波电路模块的输入端接方波信号，滤波电路模块的输出端接加法器电路模块的输入端，加法器电路模块的输出端接低通滤波电路模块的输入端，低通滤波电路模块的输出端接链型集中参数电路模块的输入端，链型集中参数电路模块的输出端输出波形；

滤波电路模块包括一次谐波滤波器电路、三次谐波滤波器电路、五次谐波滤波器电路； 

一次谐波滤波器电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第一电容C1、第二电容C2、第三电容C3、第七运放U7、第八运放U8；第一电阻R1的一端接方波信号，另一端接第一电容C1、第二电容C2、第二电阻R2的一端；第一电容C1的另一端接第三电阻R3、第五电阻R5的一端，第二电容C2的另一端接第三电阻R3的另一端、第八运放U8的2脚，第二电阻R2的另一端、第四电阻R4的一端接地；第四电阻R4的另一端接第八运放U8的3脚，第八运放U8的6脚接第五电阻R5、第七电阻R7的一端；第五电阻R5的另一端接第六电阻R6的一端、第七运放U7的2脚，第七电阻R7的另一端接第三电容C3的一端、第七运放U7的3脚，第三电容C3的另一端接地，第七运放U7的6脚接第六电阻R6的另一端，第八运放U8的7脚、第七运放U7的7脚接电源VCC正极，第八运放U8的4脚、第七运放U7的4脚接电源VCC负极，第八运放U8和第七运放U7的1、5、8脚均悬空；

三次谐波滤波器电路包括第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第五运放U5、第六运放U6；第八电阻R8的一端接方波信号，另一端接第四电容C4、第五电容C5、第九电阻R9的一端；第四电容C4的另一端接第十电阻R10、第六电容C6的一端，第五电容C5的另一端接第十电阻R10的另一端、第六运放U6的2脚，第十一电阻R11的一端接第六运放U6的3脚，第六运放U6的6脚接第六电容C6的一端，第六电容C6的另一端接第七电容C7、第八电容C8、第十二电阻R12的一端，第七电容C7的另一端接第十三电阻R13的一端、第五运放U5的6脚，第八电容C8的另一端接第十三电阻R13的另一端、第五运放U5的2脚，第十四电阻R14的一端接第五运放U5的3脚；第九电阻R9、第十一电阻R11、第十二电阻R12、第十四电阻R14的另一端接地，第五运放U5的7脚、第六运放U6的7脚接电源VCC正极，第五运放U5的4脚、第六运放U6的4脚接电源VCC负极，第六运放U8和第五运放U7的1、5、8脚均悬空；

五次谐波滤波器电路包括第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第九运放U9、第十运放U10、第十一运放U11；第十五电阻R15的一端接方波信号，另一端接第九电容C9、第十电容C10、第十六电阻R16的一端，第九电容C9的另一端接第十七电阻R17、第十八电阻R18的一端，第十电容C10的另一端接第九运放U9的2脚，第九运放U9的6脚接第十八电阻R18的一端；第十八电阻R18的另一端接第十一电容C11、第十二电容C12、第十九电阻R19的一端，第十一电容C11的另一端接第二十电阻R20、第二十一电阻R21的一端，第二十电阻R20、第十二电容C12的另一端接第十运放U10的2脚，第十运放U10的6脚接第二十一电阻R21的一端；第二十一电阻R21的另一端接第十三电容C13、第十四电容C14、第二十三电阻R23的一端，第十三电容C13的另一端接第二十二电阻R22的一端、第十一运放U11的6脚，第二十二电阻R22、第十四电容C14的另一端接第十一运放U11的2脚；第十六电阻R16的另一端、第十七电阻R17的另一端、第九运放U9的3脚、第十九电阻R19的另一端、第十运放U10的3脚、第二十三电阻R23的另一端、第十一运放U11的3脚均接地，第九运放U9的7脚、第十运放U10的7脚、第十一运放U11的7脚均接电源VCC正极，第九运放U9的4脚、第十运放U10的4脚、第十一运放U11的4脚均接电源VCC负极，第九运放U9、第十运放U10、第十一运放U11的1、5、8脚均悬空；

所述的第一电阻R1、第八电阻R8、第十五电阻R15接方波信号的一端作为滤波电路模块的输入端，第五运放U5、第七运放U7、第十一运放U11的6脚作为滤波电路模块的输出端；

加法器电路模块包括第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第四运放U4，第二十四电阻R24的一端接第七运放U7的6脚，第二十五电阻R25的一端接第五运放U5的6脚，第二十六电阻R26的一端接第十一运放U11的6脚，第二十四电阻R24、第二十五电阻R25、第二十六电阻R26的另一端接第二十七电阻R27的一端、第四运放U4的2脚，第二十七电阻R27的另一端接第四运放U4的6脚；第四运放U4的3脚接地，第四运放U4的7脚接电源VCC正极，第四运放U4的4脚接电源VCC负极，第四运放U4的1、5、8脚均悬空；

所述的第二十四电阻R24接第七运放U7的6脚的该端、第二十五电阻R25接第五运放U5的6脚的该端、第二十六电阻R26接第十一运放U11的6脚的该端作为加法器电路模块的输入端，第四运放U4的6脚作为加法器电路模块的输出端；

所述的低通滤波电路模块包括第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三十一电阻R31、第三十二电阻R32、第十五电容C15、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第一运放U1、第二运放U2、第三运放U3；第二十八电阻R28的一端接第四运放U4的6脚，另一端接第十五电容C15的一端、第一运放U1的3脚，第一运放U1的2脚、6脚接第二十九电阻R29的一端；第二十九电阻R29的另一端接第十六电容C16、第三十电阻R30的一端，第十六电容C16的另一端、第二运放U2的2脚和6脚均接第三十一电阻R31的一端，第三十电阻R30的另一端接第十七电容C17的一端、第二运放U2的3脚；第三十一电阻R31的另一端接第十八电容C18、第三十二电阻R32的一端，第十八电容C18的另一端接第三运放U3的2脚和6脚，第三十二电阻R32的另一端接第十九电容C19的一端、第三运放U3的3脚；第十五电容C15、第十七电容C17、第十九电容C19的另一端均接地，第一运放U1的7脚、第二运放U2的7脚、第三运放U3的7脚均接电源VCC正极，第一运放U1的4脚、第二运放U2的4脚、第三运放U3的4脚均接电源VCC负极，第一运放U1、第二运放U2、第三运放U3的1、5、8脚均悬空；

所述的第二十八电阻R28第四运放U4的6脚的该端作为低通滤波电路模块的输入端，第三运放U3的6脚作为低通滤波电路模块的输出端；

链型集中参数电路模块包括第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、第七电感L7、第八电感L8、第九电感L9、第十电感L10、第十一电感L11、第十二电感L12、第二十电容C20、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三十一电容C31、第三十三电阻R33；第一电感L1的一端接第三运放U3的6脚，另一端接第二十电容C20、第二电感L2的一端，第二电感L2的另一端接第二十一电容C21、第三电感L3的一端，第三电感L3的另一端接第二十二电容C22、第四电感L4的一端，第四电感L4的另一端接第二十三电容从23和第五电感L5的一端，第五电感L5的另一端接第二十四电容C24、第六电感L6的一端，第六电感L6的另一端接第二十五电容C25、第七电感L7的一端，第七电感L7的另一端接第二十六电容C26、第八电感L8的一端，第八电感L8的另一端接第二十七电容C27、第九电感L9的一端，第九电感L9的另一端接第二十八电容C28、第十电感L10的一端，第十电感L10的另一端接第二十九电容C29、第十一电感L11的一端，第十一电感L11另一端接第三十一电容C30、第十二电感L12的一端；第十二电感L12另一端接第三十一电容C31、第三十三电阻R33的一端；第二十电容C20、第二十一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三十一电容C31、第三十三电阻R33的另一端均接地；

所述的第一电感L1接第三运放U3的6脚的该端作为链型集中参数电路模块的输入端。