[发明专利]提高接触刻蚀阻挡层工艺中PMOS性能的方法无效
申请号: | 201210169475.4 | 申请日: | 2012-05-28 |
公开(公告)号: | CN102664150A | 公开(公告)日: | 2012-09-12 |
发明(设计)人: | 周军 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/311 | 分类号: | H01L21/311;H01L21/336 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 陆花 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提高 接触 刻蚀 阻挡 工艺 pmos 性能 方法 | ||
1.一种提高接触刻蚀阻挡层工艺中PMOS性能的方法,其特征在于包括:叠层形成步骤,用于在包含PMOS和NMOS的半导体硅片上依次形成第一二氧化硅层、含氢氮化硅层和第二二氧化硅层;
第二二氧化硅层刻蚀步骤,用于对所述第二二氧化硅层进行刻蚀从而去除所述NMOS区域上的第二二氧化硅层,并留下所述PMOS区域上的第二二氧化硅层;
辐射步骤,用于利用紫外光对所述第二二氧化硅层刻蚀步骤之后得到的结构进行辐射;以及
第二二氧化硅层去除步骤用于去除所述PMOS区域上的剩余第二二氧化硅层。
2.根据权利要求1所述的提高接触刻蚀阻挡层工艺中PMOS性能的方法,其特征在于,其中半导体硅片的衬底上布置了P型掺杂的阱以及N型掺杂的阱,并且在P型掺杂的阱中形成了NMOS,在N型掺杂的阱中形成了PMOS。
3.根据权利要求1或2所述的提高接触刻蚀阻挡层工艺中PMOS性能的方法,其特征在于,通过化学气相沉积实现所述叠层形成步骤。
4.根据权利要求1或2所述的提高接触刻蚀阻挡层工艺中PMOS性能的方法,其特征在于,所述第一二氧化硅层的厚度为100-300A,并且所述第一二氧化硅层作为刻蚀停止层。
5.根据权利要求1或2所述的提高接触刻蚀阻挡层工艺中PMOS性能的方法,其特征在于,所述含氢氮化硅层的厚度为400-800A。
6.根据权利要求1或2所述的提高接触刻蚀阻挡层工艺中PMOS性能的方法,其特征在于,所述第二二氧化硅层的厚度为7100-300A。
7.根据权利要求1或2所述的提高接触刻蚀阻挡层工艺中PMOS性能的方法,其特征在于,在所述第二二氧化硅层刻蚀步骤中,首先利用光刻胶将PMOS区域挡住,然后利用所述光刻胶去除NMOS区域上的第二二氧化硅层。
8.根据权利要求1或2所述的提高接触刻蚀阻挡层工艺中PMOS性能的方法,其特征在于,利用湿法刻蚀执行所述第二二氧化硅层去除步骤。
9.一种采用了根据权利要求1至8之一所述的提高接触刻蚀阻挡层工艺中PMOS性能的方法的接触刻蚀阻挡层工艺方法。
10.一种采用了根据权利要求9所述的接触刻蚀阻挡层工艺方法的半导体制造方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210169475.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:带局域网控制功能的显示终端
- 下一篇:基于相位信息的超声图像病灶分割技术
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造