[发明专利]低压差线性稳压电路

权利要求书

1.一种低压差线性稳压电路，其特征在于，包括：误差放大器、缓冲电路、PMOS调整晶体管、补偿电路、分压反馈电路和输出电路；

所述误差放大器，用于将所述分压反馈电路输出的分压电压与基准电压进行比较，并将比较结果放大后输出至所述缓冲电路；

所述缓冲电路，用于进行阻抗匹配以隔离误差放大器的输出阻抗节点与PMOS调整晶体管的栅极寄生电容节点，并在为接收到的比较结果提供驱动后，将所述比较结果输出至PMOS调整晶体管的栅极；

所述PMOS调整晶体管的源极连接电源电压，漏极作为低压差线性稳压电路的输出端；

所述分压反馈电路，用于对所述PMOS调整晶体管漏极的电压进行分压，并将分压电压反馈至误差放大器；

所述输出电路连接所述PMOS调整晶体管的漏极，用于减小输出电压纹波；

所述补偿电路的一端连接电源电压，另一端连接所述误差放大器的输出端，用于对所述低压差线性稳压电路进行补偿以使其稳定；

其中，所述误差放大器包括：尾电流源及输入差分对、PMOS共源共栅电流镜和NMOS恒流源偏置及折叠管；

所述尾电流源及输入差分对包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；所述PMOS共源共栅电流镜包括第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管；所述NMOS恒流源偏置及折叠管包括第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管；

第一PMOS管的栅极连接第一偏置电压，源极连接电源电压，漏极连接第二PMOS管的源极；第二PMOS管的栅极连接第二偏置电压，漏极连接第三PMOS管和第四PMOS管的源极；第三PMOS管栅极的连接分压反馈电路输出的分压电压，漏极连接第十一NMOS管的漏极；第四PMOS管的栅极连接基准电压；漏极连接第十二NMOS管的漏极；第五PMOS管和第六PMOS管的栅极均连接第七PMOS管的漏极，第五PMOS管和第六PMOS管的源极连接电源电压，第五PMOS管的漏极连接第七PMOS管的源极；第六PMOS管的漏极连接第八PMOS管的源极；第七PMOS管和第八PMOS管的栅极均连接第二偏置电压，第七PMOS管的漏极连接第九NMOS管的漏极；第八PMOS管的漏极连接第十NMOS管的漏极，并作为所述误差放大器的输出端；第九NMOS管和第十管的栅极均连接第三偏置电压，第九NMOS管的源极连接第十一NMOS管的漏极，第十NMOS管的源极连接第十二NMOS管的漏极；第十一NMOS管和第十二NMOS管的栅极均接第四偏置电压，源极均接地GND；

所述第五PMOS管的宽长比与第六PMOS管的宽长比的比值、所述第七PMOS管的宽长比与第八PMOS管的宽长比的比值以及所述第九NMOS管与第十NMOS管的宽长比的比值均为1：K；其中，K为大于1的整数。

2.如权利要求1所述的低压差线性稳压电路，其特征在于，所述第五PMOS管的宽长比与第六PMOS管的宽长比的比值、所述第七PMOS管的宽长比与第八PMOS管的宽长比的比值以及所述第九NMOS管与第十NMOS管的宽长比的比值均为1：31；所述第十一NMOS管的宽长比与第十二NMOS管的宽长比的比值为7：22。

3.如权利要求1所述的低压差线性稳压电路，其特征在于，所述低压差线性稳压电路还包括第一前馈电容，所述第一前馈电容的一端连接所述第九NMOS管的源极，另一端连接所述第九NMOS管的漏极。

4.如权利要求1所述的低压差线性稳压电路，其特征在于，所述缓冲电路包括：第十三PMOS管和第十四PMOS管；

所述第十三PMOS管的源极连接电源电压，栅极连接第一偏置电压，漏极连接第十四PMOS管的源极，并作为所述缓冲电路的输出端；

所述第十四PMOS管的漏极接地，栅极连接误差放大器的输出端。

5.如权利要求1所述的低压差线性稳压电路，其特征在于，所述分压反馈电路包括：第一分压电阻和第二分压电阻；所述第一分压电阻的第一端连接所述PMOS调整晶体管的漏极，第二端连接第二分压电阻的第一端，并作为所述分压反馈电路的输出端输出分压电压；所述第二分压电阻的第二端接地。

6.如权利要求5所述的低压差线性稳压电路，其特征在于，所述分压反馈电路还包括第一电容，所述第一电容的一端连接所述PMOS调整晶体管的漏极，另一端连接第一分压电阻的第二端。