[发明专利]半导体存储装置及字线译码布线方法无效
| 申请号： | 201210173803.8 | 申请日： | 2012-05-30 |
| 公开（公告）号： | CN103456350A | 公开（公告）日： | 2013-12-18 |
| 发明（设计）人： | 黄永昌;郭靖;陈华;马吉平 | 申请（专利权）人： | 辉达公司 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;顾珊 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 存储 装置 译码 布线 方法 | ||
1.一种半导体存储装置，包括：
存储阵列，所述存储阵列划分为多个较小的存储阵列；
预译码器，用于接收行地址并进行所述行地址的第一次译码，所述预译码器在第一金属层与所述第一次译码输出的行地址线连接；
终译码器，用于接收经第一次译码的行地址并进行所述行地址的第二次译码，所述终译码器位于所述多个较小的存储阵列之间，所述终译码器在所述第一金属层下方的第二金属层经字线与所述存储阵列连接，所述字线为所述第二次译码输出的行地址线。
2.根据权利要求1所述的半导体存储装置，其特征在于，经所述预译码器第一次译码的行地址为独热码。
3.根据权利要求1或2所述的半导体存储装置，其特征在于，所述预译码器为多个。
4.根据权利要求1或2所述的半导体存储装置，其特征在于，所述终译码器为多个，所述多个终译码器通过所述字线驱动对应的所述多个较小的存储阵列。
5.根据权利要求1所述的半导体存储装置，其特征在于，所述半导体存储装置为多端口半导体存储器。
6.根据权利要求1所述的半导体存储装置，其特征在于，所述半导体装置为SRAM、DRAM或ROM。
7.一种字线译码布线方法，所述字线用于驱动半导体装置的存储阵列，所述存储阵列划分为多个较小的存储阵列，所述半导体存储装置包括第一金属层和所述第一金属层的下方的第二金属层，所述方法包括：
接收行地址并在所述第一金属层对第一次译码的行地址进行布线；
接收所述第一次译码的行地址并在所述第二金属层对第二次译码的行地址进行布线。
8.根据权利要求7所述的字线译码布线方法，其特征在于，经所述第一次译码的行地址为独热码。
9.根据权利要求7或8所述的字线译码布线方法，其特征在于，多个预译码器进行所述第一次译码。
10.根据权利要求7或8所述的字线译码布线方法，其特征在于，多个终译码器进行所述行地址的第二次译码，所述多个译码器通过所述字线驱动对应所述的多个较小的存储阵列。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于辉达公司，未经辉达公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210173803.8/1.html，转载请声明来源钻瓜专利网。
